Examen Final d'Architecture des Ordinateurs CPI 2ème année.

Durée: 2 heures Tous documents interdits

Exercice 1 : (4 points) - Mémoires associatives.

On veut réaliser un contrôleur de mémoire cache avec une organisation purement associative.

Pour cela, on dispose d'un index.

La mémoire centrale a une capacité de 230 mots. La mémoire cache et son index ont une même capacité de 230 mots.

Lorsque l'UC fait une lecture, le mot est en même temps recherché dans la mémoire cache et dans la mémoire centrale.

Rappels:

- L'adresse utilisée par l'Unité Centrale (UC) pour la recherche, est l'adresse en mêmoire centrale.
- Si le mot est trouvé en mémoire cache, l'UC peut le lire depuis cette mémoire et il n'est pas lu en MC.
- Sinon, le mot est lu en MC, il est transmis à l'UC, et il est copié en mémoire cache.

Dans ce dernier cas, les opérations sur l'index se déroulent de la manière suivante :

- A. L'adresse en mémoire centrale ADR du mot est copiée dans le premier mot libre de l'index, le contenu du mot est copié en mémoire cache dans l'emplacement correspondant, et le mot est marqué « occupé » dans l'index.
- B. Si aucun mot « libre » n'est trouvé dans l'index, tous les mots de l'index sont réinitialisés à '0' et tous les mots sont marqués « libre ». Le mot est alors copié dans le premier mot libre et l'opération. A est alors effectuée.

Ouestions:

- Quel est le type de mémoire utilisé pour l'index ?
- Quelle est le nombre de bits de chaque mot de l'index ?
- 3. Quel mécanisme peutêtre utilisé pour marquer les mots « occupé » ou « libre » dans l'index ?
- Ecrire le programme le plus court qui effectue les opérations A et Béécrites ci-dessus.

Remarque : vous ne devez représenter que les opérations dans l'index et non pas dans la mémoire cache.

ATTENTION: seuls les programmes qui consomment un minimum de temps seront considérés.

Corrige exercice I

Question 1 (1 point)

Le type de mémoire utilisée pour l'implémentation de l'index est la mémoire associative pour son accès rapide.

Question 2 (1 point)

Réponse 1 : Le mot de l'index est constitué d'un champ qui contient l'adresse physique du mot en mémoire centrale de taille égale à 30 bits.

Réponse 2 : Le mot de l'index est constitué de deux champs : le premier champ contient l'adresse physique du mot en mémoire centrale de taille égale à 30 bits et le deuxième champ contient l'adresse correspondante en mémoire cache de taille égale à 20 bits.

Question 3 (0.5 point)

Un bit supplémentaire est rajouté au mot de l'index pour marquer l'occupation du mot de l'index ou non. Dès qu'une nouvelle entrée est insérée dans l'index, ce bit sera positionné à l.

Question 4 (1.5 point)

Programme de recherche dans l'index

Etiquette	Instruction	Observation	Bareme
Début	S/I ← '0',RESET	Initialisation	0.50 point
-	Clé.MO ← '0'	Recherche d'un	
	Masque.MO ← '1', 0 ailleurs	mot libre dans	
	SET	l'index	
	Recherche	Bit MO = 0 →	
Ų.	Si S/N = 1 aller à Insérer	mot libre	×
	Clé ← '0'	RAZ de	0.50 point
	Masque ← '1'	l'Index.	0.1117
	SET		
	ECRITURE		
Insérer	S/I ← 'I'	Insertion d'une	0.5 point
	Clé.ADR ← ADR	nouvelle entee	
	Clé.MO ← '1'	dans l'index	
	ECRITURE		
	BT ← '1'		
	S/1 ← '0'	-:-	
Fin	STOP	Fin programme	4

Exercice 2: (4 points) - Systèmes d'IT

Sur la station spatiale internationale, le calculateur principal permet d'effectuer les opérations suivantes

- Surveiller les deux alimentations électriquesA0 et A1, et déclencher un signal en cas de coupure de courant.
- Surveiller le niveau d'oygène dans les 4 salles principales SP0 à SP3 et déclencher une alarme si le niveau est inférieur à un certain seuil.
- Surveiller la température dans les 2 centres de calcul CC0 et CC1 et déclencher une alarme si la température dépasse un seuil.
- Surveiller les 4 portes extérieures P0 à P3 et déclencher une alarme si l'une des portes est ouverte.
- Exécuter des programmes de communication (on suppose qu'on exécute un programme à la fois).
 Pour cela, la machine doit disposer d'un système d'interruption adapté.

Ouestions:

1- Définir les niveaux nécessaires pour le système d'interruption qu'on veut réaliser, et faire un schéma détaillé de ce système en indiquant le contenu des registres importants au démarrage (il est inutile de représenter sur le schéma le niveau réservé aux programmes).

Question 1

Le système d'interruption de la station spatiale internationale est constitué de quatre niveaux : (0.5 point)

Le premier niveau de priorité () est composé de deux causes :

Cause 0 : alimentation A0
 Cause 1 : alimentation A1

Le deuxième niveau de priorité 1 est composé de quatre causes :

Cause 0 : salle SP0
Cause 1 : salle SP1
Cause 2 : salle SP2
Cause 3 : salle SP3


Le troisième niveau de priorité 2 est composé de deux causes

- Cause 0 : CC0 - Cause 1 : CC1

Le quatrième niveau de priorité 3 est composé de quatre causes :

Cause 0 : porte P0
Cause 1 : porte P1
Cause 2 : porte P2
Cause 3 : porte P3

Schéma du système d'interruption



Bareme

Schéma du système d'interruption : 1.25points

Contenu des registres 0.25 point


Soit la séquence d'exécution suivante:

Temps	Programme	Durée (unités temps)
T	Initialisation	
T+50	Lancement d'un programme de communication	30
T±60	Arrivée d'un signal d'alarme de la porte P3 qui est ouverte	50
T+64	Arrivée d'un signal d'alarme pour une température anormale dans le centre de calculCC1 pendant l'étape précédente ;	50
T+70	Arrivée d'un signal d'alarme sur le niveau d'oygène dans SP0 pendant l'étape précédente ;	20
	Fin de tous les programmes.	

Question:

- 1- Faire un schéma complet de la séquence en affectant à chaque étape une étiquette (exemple : Instant A, ...). Identifiez clairement chacune des étapes importantes de la séquence Indiquer le contenu de la pile et du registre masque à chaque instant.
- 2- Donner le temps total nécessaire à l'exécution de toutes les tâches de l'initialisation à la fin de tous les programmes.

Question I Schéma complet de la séquence



Bareme

Schéma: 0.75point


Contenu de la pile et registre masque : 0.75 point

Question 2(0.5 point)

Le temps final de l'exécution de la séquence est égal à T + 200


Exercice 3: (4points) Le séquenceur

Le chemin de données de la machine que l'on veut concevoir est le suivant.



- Le cycle mémoire nécessite deux phases. Lors d'une opération de lecture, l'information est disponible en première phase. Lors d'une opération d'écriture, l'information est écrite dans le mot mémoire durant la deuxième phase.
- Une opération dans l'UAL nécessite une phase.
- Pour les instructions de format court, le RI contient le Code opération, le mode d'adressage et l'opérande (ou l'adresse);
- Pour les instructions de format long, le RI contient le Code opération et le mode d'adressage seulement.

Chronogramme question 1:



Ouestions:

- Considérer le chronogramme qui vous est fourni. Donnez, sur la feuille qui vous est remise, le micro-programme détaillé de l'instruction représentée sur le chronogramme (donner pour chaque étape les microinstructions et l'ensemble des micro-commandes associées).
- Indiquez brièvement ce que fait cette instruction (indiquez le code opération, le format de l'instruction et le mode d'adressage).
- Sur la feuille qui vous est remise, complétez le schéma de la machine avec les microcommandes manquantes.
- 4. Donner le micro-programme détaillé de l'instruction suivante :
 - CHG *ADR (instruction de format long qui effectue le chargement en mode indirect, dans l'accumulateur, du contenu du mot considéré).

Donner pour chaque étape l'ensemble des micro-commandes associées et préciser clairement toutes les étapes pouvant se dérouler en parallèle.

Corrigé exercice 3

Question 1


Micro_instructions	Micro_commandes	Barème
(CO) → RAM	SCO,ERAM	0.5 point
Lecture, CO > (CO) +1	Lecture, INCO	
(RIM) → RI	SRIM, ERI	
Décodage	Dec	77,
(CO) → RAM	SCO,ERAM	0.5 point
lecture	Lecture	
(RIM) → T1	SRIM,ET1	
(T1) → CO	ST1,ECO	

Question 2 (0.75 point)

BI adr

C'est une instruction de branchement inconditionnel, de format long en mode direct.

Question 3(0.5 point)



Ouestion 4

Micro programme de l'instruction : CHG *,ADR

Micro_instructions	Micro_commandes	Barème
(CO) → RAM	SCO,ERAM	0.25 point
Lecture, CO ← (CO) +	Lecture, INCO	
(RIM) → RI	SRIM,ERI	
Décodage	Dec	
(CO) → RAM	SCO,ERAM	0.5 point
Lecture, CO ← (CO) +	Lecture, INCO	
(RIM) → T	SRIM,ET1	0.25 point
$(T) \rightarrow RAM$	ST1,ERAM	-22.111.02-1111
lecture	Lecture	
(RIM) → T	SRIM,ET1	0.25 point
(T) → RAM	ST1,ERAM	
lecture	Lecture	
(RIM) → ACC	SRIM, TBUS, EUAL2, CHG, EACC	0.5 point

Exercice4 : (4 points) Entrées-Sorties

Un contrôleur gère deux périphériques dont les numéros sont les suivants :

- ⇒ 0 : Lecteur de disque dur.
- ⇒ 1 : Lecteur le lecteur de DVD.

Pour gérer ces deux périphériques, le contrôleur utilise deux canaux :

- ⇒Canal 0 pour le lecteur de disque dur.
- ◆Canal 1 pour le lecteur de DVD.

Chaque canal contient les registres suivants :

- ⇒RE: Registre d'Etat.
- →RCa Registre de Commandes.
- ⇒RD.: Registre de Données.
- ⇒RPi: Registre de Piste.
- →RSa: Registre de Secteur.

Le contrôleur exécute les commandes suivantes :

- ⇒SEEK (Recherche piste → code opération : "001" ⇒ READ (Lecture secteur) → code opération : "010"
- ⇒ WRITE (Ecriture secteur) → code opération : "011"
- ⇒ STOP (Fin du programme d'entrée/sortie) → code opération : "000"

L'unité centrale accède aux registres des canaux du contrôleur en utilisant les instructions suivantes :

- ⇒ LDI val : chargement immédiat de l'accumulateur avec la valeur "val".
- ➡ I.DA RDi: chargement du contenu du RD du canal i dans l'accumulateur.
- ➡ LDA REi : chargement du contenu du RE du canal i dans l'accumulateur.
- ➡ LDA adr : chargement direct de l'accumulateur avec la valeur contenue dans le mot adr.

- ➡ LDA*, adr: chargement de l'accumulateur avec la valeur contenue dans le mot pointé par l'adresse qui se trouve dans le mot mémoire adr.
- STA RD; rangement de l'accumulateur dans le RD du canal i.
- ➡ STA_RC_i: rangement de l'accumulateur dans le RC du canal i.
- ⇒ STA RS; rangement de l'accumulateur dans le RS du canal i.
- STA RP; rangement de l'accumulateur dans le RP du canal i.
- ⇒ STA adr: rangement direct du contenu de l'accumulateur dans le mot adr.
- ⇒ STA *, adr: rangement du contenu de l'accumulateur dans le mot pointé par l'adresse qui se trouve dans le mot mémoire adr.
- ⇒BZ étig: branchement conditionnel à l'étiquette étiq si le contenu de l'accumulateur est nul.
- ➡BNZ étiq: branchement conditionnel à l'étiquette étiq si le contenu de l'accumulateur n'est pas nul.
- ⇒BI étig: branchement inconditionnel à l'étiquette étiq.
- ♠ADDI val; addition en mode immédiat de la valeur "val" au contenu de l'accumulateur, résultat dans l'accumulateur. Cette instruction positionne les indicateurs.
- ⇒SUBI val: soustraction en mode immédiat de la valeur "val" au contenu de l'accumulateur; résultat dans l'accumulateur. Cette instruction positionne les indicateurs.
- ⇒ANDI 'valeur binaire': et logique en mode immédiat entre le contenu de l'accumulateur et la valeur binaire précisée dans le champ opérande; résultat dans l'accumulateur. Cette instruction positionne les indicateurs.

Toutes les opérations doivent se faire dans l'accumulateur. L'unité centrale ne peut faire aucun test directement sur les registres internes du contrôleur. Le contenu du registre à tester doit d'abord être chargé dans l'accumulateur.

Les bits des registres d'état RE4 des deux canaux sont positionnés par le contrôleur pour indiquer :

- ➡ B0;-1 Le périphérique et le canal i sont prêts.
- ➡ B1;=1 La commande exécutée sur le périphérique relié au canal i est terminée.
 - ⇒ B2_i=1 Le Registre de Données du canal i est plein en lecture.

Le Registre de Données du canal i est vide en écriture.

Question:

Ecrire le programme qui permet de transfèrer directement, sans passer par la mémoire centrale, le dernier octet du secteur 18 de la piste 12du disque dur vers le premier octet du secteur 16 de la piste 12du disque dur, et ensuite de transfèrer ce même octet vers le premier octet du secteur 13 de la piste 12du disque dur.

Remarques:

- Vous devez utiliser <u>uniquement</u>les instructions qui sont décrites dans le sujet.
- La taille des secteurs est de 1024 octets.
- Chaque programme doit se terminer par une commande STOP.

Corrige exercice 4

Etiquette	linstructions	Observation	Bareme
	LDI '1024'	Initialisation de NBO	0.25 point
	STA NBO		
BCL0	LDA REO	Test si Ctrl + Périph. prêts	0.50 point
	ANDI '00000001'		
	BZ BCL0		
	LDI '12'	Initialisation de RP0	0.50 point
	STA RPO		
	LDI '001'	Commande SEEK	
	STA RC0		

BCLI	LDA RE0	Test de fin d'exécution	
	ANDI '00000010'		
	BZ BCL1		
	LDI '18'	Initialisation de RS0	0.50 point
	STA RS0		10
	LDI '010'	Commande de lecture	
	STA RC0		
BCL2	LDA REO	Test si RD0 plein	
	ANDI '00000100'		
	BZ BCL2		
	LDA NBO	Décrémentation de NBO	0.50 point
	SUBI 'I'		
	STA NBO		
	BNZ BCL2		
	LDI '16'	Initialsation de RS0	0.50 point
	STA RS0		2504/
	LDI '011'	Commande d'écriture	
	STA RC0	274 17 9743 5 1191	
BCL3	LDA REO	Test si RD0 vide	
	ANDI '00000100'		
	BZ BCL3		
	TDI .010.	Commande de lecture	0.50 point
	STA RC0	Processing the second second second	Daris Andrews Co.
BCL4	LDA RE0	Test si RD0 plein	
	ANDI '00000100'		
	BZ BCL4		
	LDI '13'	Initialisation de RS0	0.50 point
	STA RS0	-	
	LDI '011'	Commande d'écriture	
	STA RC0	CONTRACTOR STATE CONTRACTOR	
BCL3	LDA RE0	Test si RD0 vide	
And the Bridge	ANDI '00000100'		
	BZ BCL3	2	1.11
FIN	LDI '000'	commande de fin programme	0.25 point
	STA RCO	- Constitution - Continue Section -	diamental and the second
BCL5	LDA RE0		
	ANDI '00000010'		
	BZ BCL5		

Nom:	Prénom:
Groupe:	

Exercice 5: (4 points) - Compréhension

Répondre directement sur cette feuille, en peu de phrases très courtes aux question suivantes :

 Expliquez en une phrase dans quel cas le remplacement aléatoire peut être aussi rapide que le remplacement LRU dans une mémoire cache.

Lorsque la taille de la mémoire est importante, la chance de remplacer un mot dont on aura bientôt besoin devient faible.

2. Expliquez en une phrase le risque d'incohérence dans une mémoire cache. Quelle est la meilleure solution?

Lorsqu'il existe en mémoire cache une variable qui a été modifiée et dont la valeur est différente de la copie en mémoire centrale.

L'écriture dufférée qui consiste à sauvegarder la valeur de la variable depuis la mémoire cache vers la mémoire centrale avant son écrasement en mémoire cache.

- Quel est l'inconvénient du codage par champs séparés ?

 Pas d'inconvénient.
- 4. Quel est l'avantage du séquenceur microprogrammé ?

Il est plus facile de faire une amélioration (par exemple ajouter une instruction au jeu d'instructions) sans avoir à modifier l'ensemble de la conception et donc on gagne du temps de conception.