Institut National de formation en Informatique

EMD3 de Structure Machines 2<sup>ème</sup> année.

Juillet 1999

Durée: 2 h. Tous documents interdits.

# **ATTENTION!!!**

Rédigez les parties I et II sur des copies séparées.

Les exercices appartenant à des parties différentes et rédigés sur la même copie ne seront pas corrigés.

# Partie I

#### **Exercice I (3 points):**

Donnez sur un schéma le codage des informations suivantes en FM et en MFM (représentez sur le schéma l'information, le signal d'horloge et les signaux de lecture et d'écriture):

a-0011000101

b-1011001010

c-0101101001


#### **Exercice II (3 points):**

- 1- Donner sur un schéma le circuit interne d'une cellule Daisy Chain qui permet la reconnaissance automatique du niveau de l'interruption la plus prioritaire.
- 2- Montrer dans votre schéma la connexion de cette cellule dans le système d'It avec l'UC.

#### **Exercice III (3 points):**

Soient les signaux de lecture suivants:

EMD3 de STRM2 - 1998/1999 2/3



## **Question:**

Indiquez, pour chaque signal, le type de codage et l'information codée.

# **ATTENTION!!!**

Rédigez les parties I et II sur des copies séparées.

Les exercices appartenant à des parties différentes et rédigés sur la même copie ne seront pas corrigés.

# Partie II

### Exercice I (7 points):

Soit une machine disposant d'un système d'interruptions hiérarchisé. Ce système permet de recevoir 16 causes d'interruption réparties sur 4 niveaux comme suit:

Niveau 0: \* Cause 0 : Panne de courant.

\* Cause 1, cause 2 et cause 3 : It matériel.

Niveau 1: \* Cause 4 : inhibée.

\* Cause 5 : It contrôleurs d'Entrées/Sorties. \* Cause 6 : It contrôleurs d'Entrées/Sorties.

\* Cause 7 : It contrôleurs d'Entrées/Sorties.

Niveau 2: \* Cause 8 : inhibée.

\* Cause 9 : inhibée. \* Cause 10 : inhibée. \* Cause 11 : inhibée.

Niveau 3: \* Cause 12, cause 13, cause 14 et cause 15 : It externes.

- Ce système permet de valider ou invalider un système d'It, Masquer un niveau et inhiber une cause.

EMD3 de STRM2 - 1998/1999 3/3

#### **Questions:**

- 1- Faire un schéma détaillé du système d'It.
- 2- Indiquer le contenu de tous les registres du système d'IT au démarrage de la machine.
- **3-** Soit la séquence d'exécutions suivante:
  - Exécution d'un programme classique de niveau 4
  - Signal de niveau 2, cause 10
  - Signal de niveau 0, cause 2
  - Signal de niveau 1, cause 4
  - Signal de niveau 0, cause 0

Faire un schéma complet de la séquence en complétant son déroulement jusqu'à la fin (Numérotez clairement chaque instant important de la séquence tel que vu en cours).

4- Indiquer le contenu de la pile et du registre masque à chaque instant.

## **Exercice II (4 points):**

Un contrôleur d'unité disque dispose des registres suivants:

- Un registre d'état (**RE**).
- Un registre de commande (**RC**).
- Un registre de données de 8 bits (**RD**).
- Un registre compte de caractères chargé par l'UC avec le nombre de caractères à lire ou à écrire (RCC).
- Un registre secteur (**RS**).
- Un registre piste (**RP**).
- Un buffer de 512 octets.

On dispose de commandes suivantes pour commander le contrôleur:

- RR reg (Read Register): Lecture par l'UC du contenu d'un registre du contrôleur par l'UC.
- WR reg (Write Register): Ecriture par l'UC d'une information dans un registre du contrôleur.

• **FB** (Fill Buffer): demande au contrôleur de se préparer à déposer des caractères dans son buffer. Le nombre de caractères à mettre dans le buffer est indiqué dans RCC.

- ⇒ Les caractères sont déposés par l'UC dans le RD du contrôleur. Le contrôleur recopie alors le caractère dans le buffer si cela est possible.
- ⇒ Chaque fois que le contrôleur est prêt à recevoir un caractère, il active le signal DRQ.
- ⇒ L'écriture d'un caractère par l'UC dans RD remet à "0" DRQ et décrémente RCC.
- ⇒ L'opération de remplissage est terminée lorsque RCC est à "0" ou bien lorsque le buffer est plein.
- ⇒ Le buffer est complété par des "0" s'il n'est pas rempli alors que RCC est à 0. Si RCC est différent de "0" alors que le buffer est déjà rempli, le bit "ERROR" du registre d'état est positionné. Dans ce cas, si le bit "IGNORE" du registre de commande est à "1", le contrôleur ignore l'erreur. Si par contre le bit "ignore" du registre de commande est à "0", le contrôleur remet à "0" le contenu du buffer et le bit "busy" du RE.
- WS (Write Sector): indique au contrôleur qu'il doit écrire sur disque le contenu du buffer. Le bit "DONE" du registre d'état est mis à "1" à la fin de l'opération.
- **RS** (Read Sector): lecture dans le buffer du contenu du secteur sélectionné. Le bit "DONE" du RE est mis à "1" à la fin de l'opération de lecture.
- **EB** (Empty Buffer): demande au contrôleur de procéder au transfert du contenu du buffer vers l'UC. Chaque fois qu'un caractère est rangé dans RD, le signal DRQ est activé et RCC est décrémenté. DRQ est remis à zéro à la lecture par l'UC du caractère.
  - ⇒ Si RCC est égal à 0, le transfert est arrêté, et le bit "DONE" du RE est positionné.
  - ⇒ Si RCC est différent de 0 alors qu'il y a encore des caractères dans le buffer, le bit "ERROR" et le bit "DONE" du RE sont tous les 2 positionnés.
  - ⇒ Le contrôleur ne peut accepter une commande que si le bit "busy" (occupé) du RE est à "0". Le bit "busy" du RE est mis à "1" aussitôt qu'une commande est acceptée.

# Registre d'Etat (RE) BUSY ERROR DONE •••

**Busy:** Contrôleur occupé. **Error:** signale une erreur. **Done:** indique la fin d'une opération.

#### **Question:**

En utilisant les instructions qui vous sont données et uniquement ces instructions, écrire le programme exécuté par le contrôleur pour l'écriture sur le secteur 11 de la piste 12 du disque de 500 caractères rangés en mémoire centrale à l'adresse 1000 (indiquez le contenu des registres à chaque étape du programme).

# **ATTENTION!!!**

Rédigez les parties I et II sur des copies séparées.

Les exercices appartenant à des parties différentes et rédigés sur la même copie ne seront pas corrigés.

\*\*\* Bon courage \*\*\* et \*\*\* Bonnes vacances \*\*\*