

Partie I:

Exercice 1: (5 points)

Soit une machine disposant d'un système d'interruptions hiérarchisé. Ce système permet de valider ou invalider un système d'It, Masquer un niveau d'interruption et inhiber une cause d'interruption. Il permet de recevoir 12 causes d'interruption réparties comme suit:

- | | |
|------------------|--|
| Niveau 0: | <ul style="list-style-type: none">* Cause 0 : Panne de courant ;* Cause 1 : It matériel;* Cause 2 : It matériel;* Cause 3: It Inhibée; |
| Niveau 1: | <ul style="list-style-type: none">* Cause 4 : It contrôleurs d'entrées/sorties;* Cause 5 : It contrôleurs d'entrées/sorties;* Cause 6 : It matériel; |
| Niveau 2: | <ul style="list-style-type: none">* Cause 7 : It matériel;* Cause 8 : Inhibée; |
| Niveau 3: | <ul style="list-style-type: none">* Cause 9 : It contrôleur d'Entrées/Sorties;* Cause 10: It matériel;* Cause 11 : It matériel. |

Questions:

1- Faire un schéma détaillé du système d'It en indiquant le contenu des registres importants au démarrage de la machine.

2- Soit la séquence d'exécution suivante:

- Démarrage de la machine;
- Exécution d'un programme de niveau 3.9 ;
- Signal de niveau 0, cause 2 pendant l'étape précédente ;
- Signal de niveau 0, cause 1 pendant l'étape précédente ;
- Signal de niveau 0, cause 0 pendant l'étape précédente-
- Signal de niveau 1, cause 5 pendant l'étape précédente.
- Signal de niveau 2, cause 8 pendant l'étape précédente.
- Fin de tous les programmes.

Question :

Faire un schéma complet de la séquence en affectant à chaque étape une étiquette (exemple : Instant A, ...). Identifiez clairement chacune des étapes importantes de la séquence tel que vu en cours. Indiquer le contenu de la pile et du registre masque à chaque instant.

Exercice 2: (5 points)

Un contrôleur gère deux périphériques dont le numéro est le suivant :

- ⇒ 0 : Lecteur de disque 1;
- ⇒ 1 : Lecteur de disque 2;

Pour gérer ces deux périphériques, le contrôleur utilise deux canaux:

- ⇒ Canal 0 pour le lecteur de disque 1.
- ⇒ Canal 1 pour le lecteur de disque 2;

Chaque canal contient les registres suivants:

- ⇒ RE_i : Registre d'Etat.
- ⇒ RC_i : Registre de Commandes,
- ⇒ RD_i : Registre de Données,
- ⇒ RS_i : Registre de Secteur,
- ⇒ RP_i : Registre de Piste,

Le contrôleur exécute les commandes suivantes:

- ⇒ **SEEK (Recherche piste)** → code opération: "001"
- ⇒ **Read (Lecture secteur)** → code opération: "010"
- ⇒ **WRITE (Ecriture secteur)** → code opération: "011"
- ⇒ **STOP (Fin du programme d'entrée/sortie)** → code opération: "000"

L'unité centrale accède aux registres des canaux du contrôleur en utilisant les instructions suivantes:

- ⇒ **LDI val** : chargement immédiat de l'accumulateur avec la valeur "val".
- ⇒ **LDA RD_i** : chargement du contenu du RD du canal i dans l'accumulateur.
- ⇒ **LDA RE_i** : chargement du contenu du RE du canal i dans l'accumulateur.
- ⇒ **LDA adr** : chargement direct de l'accumulateur avec la valeur contenue dans le mot **adr**.
- ⇒ **LDA *, adr** : chargement de l'accumulateur avec la valeur contenue dans le mot pointé par l'adresse qui se trouve dans le mot mémoire **adr**.
- ⇒ **STA RD_i** : rangement de l'accumulateur dans le RD du canal i .
- ⇒ **STA RC_i** : rangement de l'accumulateur dans le RC du canal i .
- ⇒ **STA RS_i** : rangement de l'accumulateur dans le RS du canal i .
- ⇒ **STA RP_i** : rangement de l'accumulateur dans le RP du canal i .
- ⇒ **STA adr** : rangement direct du contenu de l'accumulateur dans le mot **adr**.
- ⇒ **STA *, adr** : rangement du contenu de l'accumulateur dans le mot pointé par l'adresse qui se trouve dans le mot mémoire **adr**.
- ⇒ **BZ étiquette** : branchement conditionnel à l'étiquette étiquette si le contenu de l'accumulateur est nul.
- ⇒ **BNZ étiquette** : branchement conditionnel à l'étiquette étiquette si le contenu de l'accumulateur n'est pas nul.
- ⇒ **BI étiquette** : branchement inconditionnel à l'étiquette étiquette.
- ⇒ **ADDI val** : addition en mode immédiat de la valeur "val" au contenu de l'accumulateur; résultat dans l'accumulateur. Cette instruction positionne les indicateurs.
- ⇒ **SUBI val** : soustraction en mode immédiat de la valeur "val" au contenu de l'accumulateur; résultat dans l'accumulateur. Cette instruction positionne les indicateurs.
- ⇒ **ANDI 'valeur binaire'** : et logique en mode immédiat entre le contenu de l'accumulateur et la valeur binaire précisée dans le champ opérande; résultat dans l'accumulateur. Cette instruction positionne les indicateurs.

Toutes les opérations doivent se faire dans l'accumulateur. L'unité centrale ne peut faire aucun test directement sur les registres internes du contrôleur. Le contenu du registre à tester doit d'abord être chargé dans l'accumulateur.


Chacun des registres du contrôleur ainsi que l'accumulateur ont une taille de 8 bits.

Les bits des registres d'état RE_i des deux canaux sont positionnés par le contrôleur pour indiquer:

- $\Rightarrow B0_i = 1$ { Le Registre de Données du canal i est plein en lecture.
Le Registre de Données du canal i est vide en écriture.
- $\Rightarrow B1_i = 1$ La commande exécutée sur le périphérique relié au canal i est terminée.
- $\Rightarrow B2_i = 1$ Le périphérique et le canal i sont prêts.

Question :

Ecrire le programme qui permet de transférer le contenu du secteur P2S3 de taille 512 octets du disque 2 vers les secteurs P4S2 et P5S10 de tailles 256 octets du disque 1 comme le montre le schéma suivant. Une zone mémoire de taille 512 octets située à l'adresse 300 en M.C. est utilisée pour assurer ce transfert.



Remarques :

- Vous devez utiliser seulement les instructions qui sont décrites dans le sujet.
- Chaque programme doit se terminer par une commande STOP.

Partie II

Exercice 3: (5 points).

On désire réaliser une machine capable de faire des entrées sorties sur disque. On dispose d'une unité centrale et d'une mémoire centrale ayant une capacité de 1 Mega octets. Le seul contrôleur connecté est un contrôleur de disque dur de type DMA, capable de gérer un seul périphérique. Pour régler les éventuels conflits d'accès à la mémoire centrale, on dispose d'un arbitre qui donne la priorité maximale à l'unité centrale. Le contrôleur est capable d'exécuter 16 commandes différentes. Les données sont transférées par blocs de 32 bits. La taille maximale d'une chaîne d'octets qui peut être transférée est 512 octets. L'état du contrôleur et du périphérique peuvent être contenus dans 16 bits. Le disque contient 128 pistes de 32 secteurs chacune.

Questions:

1. Donner sur un schéma le contenu du contrôleur en détaillant chaque partie qui le compose, et sa taille.
2. Donner sur un second schéma toutes les lignes de connexion des bus nécessaires pour relier le contrôleur à l'unité centrale, à la mémoire centrale et à l'arbitre de priorités.
3. Décrire brièvement les différentes étapes de dialogue entre les unités de la machine lorsque le contrôleur effectue une écriture depuis la mémoire centrale vers le disque (en associant à chaque étape un numéro sur le schéma de la question 2), puis en expliquant en quoi consiste chaque étape.

Remarque: pour la dernière question, il n'est pas nécessaire de donner le programme exécuté par l'UC ni les commandes exécutées par le contrôleur. Préciser uniquement les étapes du dialogue entre les unités.

Exercice 4 ; (5 points).




Figure 1

- Le cycle mémoire nécessite deux phases. Lors d'une opération de lecture, l'information est disponible en première phase. Lors d'une opération d'écriture, l'information est écrite dans le mot mémoire durant la deuxième phase.
- Une opération dans l'UAL nécessite une phase.
- Pour les instructions de format court, le RI contient le Code opération, le mode d'adressage et l'opérande (ou l'adresse) ;
- Pour les instructions de format long, le RI contient le Code opération et le mode d'adressage seulement.

Questions:

1. Considérer le chronogramme qui vous est fourni. Donnez, **sur la feuille qui vous est remise**, le micro-programme détaillé de l'instruction représentée sur le chronogramme (**donner pour chaque étape les microinstructions et l'ensemble des micro-commandes associées**).
2. Indiquez brièvement ce que fait cette instruction (indiquez le code opération, le format de l'instruction et le mode d'adressage).
3. Sur la feuille qui vous est remise, complétez le schéma de la machine avec les microcommandes manquantes.
4. Donner le micro-programme détaillé de l'instruction suivante :
 - CHG *ADR (instruction de **format long** qui effectue le chargement en **mode indirect**, dans l'accumulateur, du contenu du mot considéré).

Donner pour chaque étape l'ensemble des micro-commandes associées et préciser clairement toutes les étapes pouvant se dérouler en parallèle.

Chronogramme question 1 :

