Institut National D' Informatique

Juin 2002

Examen de remplacement de Structure Machines 2^{ème} année.

Durée: 2 h. Tous documents interdits.

Exercice I (8 points):


Soit le calculateur décrit en figure 1. Les instructions ont un format long.

Le premier mot contient: le Code Opération; un numéro de registre de travail; un numéro de registre d'index et les modes d'adressage.

Le second mot contient l'adresse ou la valeur de l'opérande.

Tous les registres sont contenus dans la mémoire locale et sont répartis comme suit:

- R0: Compteur Ordinal;
- R1, R2 et R3: Registres de Travail;
- R4 à R7: Registres de Travail ou d'Index.



Fonctionnement de l'UAL: A Fi B \rightarrow ACC où Fi est l'une des fonctions suivantes:

F0: A+B; F1: A+B+1; F2: A-B; F3: A-B-1; F4: Aou B; F5: A oux B; F6: Non A; F7: Non B

La pile est utilisée pour la sauvegarde de l'adresse de retour lors d'un branchement à sous-programme. PUSH: Le mot à l'entrée de la pile est empilé; PULL: Le mot au sommet de la pile est dépilé.

Le cycle mémoire nécessite deux phases. Lors d'une opération de lecture, l'information est disponible en première phase. Lors d'une opération d'écriture, l'information est écrite dans le mot mémoire durant la deuxième phase. Une opération dans l'UAL nécessite une phase.

Questions:

1- Donner le déroulement complet (y compris les phases de recherche et de préparation de l'instruction suivante) de l'instruction, ainsi que les différentes microcommandes:

LDA ADR \Rightarrow (ADR) \rightarrow ACC.

2- Donner le déroulement complet et les différentes microcommandes de l'instruction de branchement à un sous programme dont l'adresse début se trouve dans le champ adresse de l'instruction.

Exercice II (4 points):

Soit une mémoire associative composée de mots de 16 bits Donner l'algorithme qui effectue <u>simultanément et en</u> <u>parallèle</u> l'addition d'un 1 aux nombres pairs et la soustraction d'un 1 aux nombres impairs <u>en un minimum de cycles</u> (seul l'algorithme qui consomme le moins de cycles sera considéré).

Exercice III: (5 points)

On désire réaliser une mémoire FIFO de 4 mots de 4 bits à l'aide de registres à chargement parallèle et de bascules de présence. Cette FIFO doit également permettre la lecture du dernier mot écrit (comme dans le cas d'une LIFO) s'il en existe un au premier étage (étage d'entrée). Pour cela, on dispose de trois commande: LectFIFO (demande de lecture à l'étage de sortie, du premier mot écrit dans la mémoire), EcrFIFO (demande d'écriture dans le premier étage de la FIFO) et LectLIFO (demande de lecture à partir du premier étage de la FIFO).

Remarques:

- La lecture au premier étage est prioritaire sur le décalage.
- La lecture au premier étage est prioritaire sur l'écriture.
- Les bascules de présence sont des bascules JK.

Question:

Faire le schéma détaillé de la mémoire **en indiquant les équations logiques de tous les signaux:** commandes de positionnement de toutes les bascules de présence, commandes d'ouverture des registres parallèles, Ecriture FIFO possible, Lecture FIFO possible et Lecture LIFO possible.

Exercice IV: (3 points)

Certaines défaillances de la mémoire peuvent être détectées en ajoutant un bit de parité à chaque mot de la mémoire. Lors d'une opération d'écriture, un bit de parité est généré par un **circuit de parité** et écrit en même temps que le mot en mémoire centrale. Lors d'une opération de lecture, le circuit de parité recalcule le bit de parité correspondant au mot lu et le compare au bit de parité rangé avec le mot lors de l'opération d'écriture. Un signal d'erreur de parité est mis à '1' par le circuit de parité si les 2 bits sont différents.

Le bit de parité P d'un mot est à '1' si le nombre de bits égaux à '1' est pair. Il est à '0' si le nombre de bits à '1' est impair. **Exemple:**

A ₁	A ₀	P
0	0	1
0	1	0
1	0	0
1	1	1

Questions:

- 1- Représenter les entrées et les sorties du circuit de parité.
- 2- Faire le schéma détaillé du circuit de parité en utilisant une ROM de 4 mots de 1 bit.

Bon courage et bonnes vacances