



בס"ד

אוניברסיטת בן גוריון בנגב

הפקולטה למדעי ההנדסה

המחלקה להנדסת חשמל

Design of a 4GHz Voltage Controlled Oscillator (VCO) in 180nm CMOS Technology

22/2/2026

שם הקורס: מבוא ל - RFIC

מספר הקורס: 361.2.2400

מרצה: ד"ר מתן גל קציר

מדריך: קוסאי ותד

מגיש: יאיר טיירי

תוכן העניינים

3.....	מבוא ורקע תיאורטי.....
3.....	מבוא ומוטיבציה.....
3.....	עקרונות פעולה תיאורטיים.....
3.....	סוגי מתנדים.....
4.....	מתנד מבוקר מתח (VCO).....
4.....	כלי תכנון וסימולציה.....
4.....	פרמטרים חשובים במפרט הרכיב.....
4.....	תדר וטווח (Frequency & Tuning Range).....
4.....	רגישות הכוונון (K_{vco} – Tuning Sensitivity).....
5.....	רעש פאזה (Phase Noise) וריצוד (Jitter).....
5.....	דחיית רעשי אספקה (PSRR - Power Supply Rejection Ratio).....
5.....	מדד ביצועים (FOM - Figure of Merit) ועיוות הרמוני (THD).....
6.....	סקר ספרות ובחירת מימוש.....
6.....	מתנד קולפיטס (Colpitts Oscillator).....
6.....	מתנד רלקסציה (Relaxation Oscillator).....
7.....	מתנד LC מצומד (Cross-Coupled LC VCO).....
7.....	מתנד טבעתי (Ring Oscillator).....
8.....	בחירת הטופולוגיה: Current Starved Ring VCO.....
9.....	תכנון אנליטי – הנחות, הפשטות ותובנות תכנון.....
9.....	מימוש המעגל ושיקולי תכנון.....
10.....	סימולציה – הסברים והבדל בין התוצאות לחישוב.....
10.....	קביעת גדלי הטרנזיסטורים ופרמטרים סופיים.....
11.....	מציאת התדר המרכזי וניתוח הרגישות.....
12.....	רגישות ושיפור מעגל הבקרה.....
13.....	בדיקת עמידה בדרישות טווח התדר.....
14.....	ניתוח גרף הרגישות.....
15.....	ניתוח גרף ההספק.....
16.....	אנליזת PSS.....
16.....	רעש פאזה.....
18.....	רכיבים תורמי רעש.....
19.....	סיכום ומסקנות.....
19.....	ריכוז פונקציות החישוב בסימולציה.....
20.....	ביבליוגרפיה.....
20.....	מדריכי סימולציה וכלים (Cadence Virtuoso).....

מבוא ורקע תיאורטי

מבוא ומוטיבציה:

מתנדים הם מעגלים חשמליים המייצרים אותות מחזוריים באופן עצמאי ללא צורך באות עירור חיצוני, תוך שימוש במקור מתח ישר (DC), לאספקת האנרגיה הדרושה, ומהווים רכיב ליבה במעגלים משולבים בתדרי רדיו (RFIC). במערכות תקשורת מודרניות, לצורך אפנון אות והעברתו לגל נושא, נעשה שימוש במיקסר המכפיל את האות בתדר הנושא. כדי לבצע פעולה זו באופן תקין ולמנוע עיוותים בספקטרום, המערבל זקוק למקור תדר יציב ומדויק – תפקיד עליו מופקד המתנד [1]. מעבר ליישומי תקשורת, מתנדים חיוניים לאספקת אותות תזמון וסנכרון במגוון רחב של יישומים, כגון מערכות רדאר, GPS, ושעונים למעגלים ספרתיים. יתרה מכך, הם משמשים כרכיב מפתח במחוללי אותות ובחוגי משוב כגון חוג נעול פאזה (PLL), שם נדרשת יכולת שליטה מדויקת בתדר המוצא [5].

עקרונות פעולה תיאורטיים:

משוב חיובי ותנאי ברקהאוזן

ניתן לנתח את עקרון הפעולה של מתנדים באמצעות שתי גישות עיקריות: מודל ההתנגדות השלילית הנפוץ בעיקר במתנדי LC לקיוזו הפסדים ומודל המשוב החיובי. עבודה זו מתמקדת במודל המשוב, המבוסס על יצירת מערכת מתוכננת לנקודת שיווי משקל לא-יציבה. כל הפרעה אקראית מהסביבה (רעש תרמי ראשוני) מוציאה את המערכת משיווי משקל וגורמת להתבדרות האות עד להתייצבותו על תדר קבוע, הנקבע על ידי המעגל.

על מנת שמערכת תייצר תנודות עצמיות יציבות, עליה לעמוד בשני תנאי ברקהאוזן:

1. תנאי הגבר: המגבר והרשת המושבת חייבים להחזיר את האות בעוצמה זהה לזו שיצא:

$$|A(\omega)\beta(\omega)| = 1$$

2. תנאי מופע: הפרש המופע הכולל בחוג חייב להיות 180° (או 360°) כדי להבטיח משוב חיובי שיגרום להגברה מחזורית של האות [2].

יציבות ורעש

פרמטרים קריטיים במתנדים הם יציבות התדר ורעש המופע (Phase Noise), המתאר את ניקיון האות הספקטראלי. שיפור ביצועים אלו מאפשר יצירת אותות מדויקים יותר, משפר את איכות הקליטה והשידור בתקשורת אלחוטית, ומקטין את ההפרעות למערכת.

סוגי מתנדים:

קיימים מספר סוגים נפוצים של מתנדים, אשר כולם מתבססים על עקרון המשוב החיובי או ההתנגדות השלילית ליצירת תנודות עצמיות. הבחירה ביניהם נעשית בהתאם לדרישות המערכת:

- מתנדי LC: מבוססים על מעגל תהודה של סלילים וקבלים הקובעים את התדר. נהוג לנתח אותם לעיתים קרובות באמצעות מודל "ההתנגדות השלילית", המקוזה את ההפסדים במעגל התהודה ומאפשרת תנודות רציפות.
- מתנדי גביש (Crystal): מבוססים על תכונות פיזואלקטריות של גביש קוורץ המשמש כרכיב משוב סלקטיבי במיוחד. למרות יציבות התדר הגבוהה שלהם, הם פועלים בחוג משוב חיובי המאלץ תנודות בתדר התהודה של הגביש.

- מתנדי טבעת (Ring): מורכבים משרשרת של מהפכים (Inverters). התנודות נוצרות עקב זמני ההשהיה במעבר בין הדרגות, המצטברים להיסט פאזה המקיים את תנאי המשוב החיובי. יתרונם הגדול טמון בפשטות התכנון, בשטח הסיליקון הקטן, ובטווח הכוונון הרחב [7].

מתנד מבוקר מתח (Voltage-Controlled Oscillators):

העבודה מתמקדת באופן ספציפי במתנד מבוקר מתח (VCO), אשר תדר היציאה שלו אינו קבוע אלא משתנה כתלות במתח בקרה חיצוני (V_{ctrl}). תכונה זו מעניקה גמישות תכנונית רבה ומאפשרת לכוונן את התדר על פני טווח רחב, יכולת שהיא קריטית ליישומי PLL הדורשים תיקון תדר ונעילה בזמן אמת [5].



כלי תכנון וסימולציה:

בעבודה זו בוצע תכנון וסימולציה של מעגל *Current Starved Ring VCO* באמצעות תוכנת Cadence Virtuoso בסביבת ADE. התכנון בוצע בטכנולוגיית TowerJazz 180nm CMOS. במסגרת העבודה נעשה שימוש בניתוח פרמטרי (Sweep) לבחינת השפעת שינויים במתח הבקרה על תדר התנודות, וכן באנליזות לצריכת ההספק ורעש הפאזה. מטרת העבודה היא לשלב ידע תיאורטי עם יישום מעשי בסביבת סימולציה מתקדמת, ולהבין את הגורמים המשפיעים על ביצועי המעגל.

פרמטרים חשובים במפרט הרכיב

לצורך הערכת ביצועי המתנד והשוואתו לדרישות המפרט, נגדיר את הפרמטרים המרכזיים המאפיינים את ה-VCO:

תדר וטווח (Frequency & Tuning Range):

התדר המרכזי (f_0) מוגדר כתדר התנודות המתקבל כאשר מתח הבקרה נמצא בערכו הממוצע (הנומינלי). סביב תדר זה מתבצעת תנודת האות בהתאם לשינויי המתח. טווח התדרים מגדיר את גבולות הגזרה הספקטרלית שבהם ה-VCO מסוגל לייצר תנודות יציבות כתלות במתח הבקרה. הטווח מוגדר על ידי התדר המינימלי והמקסימלי כך שמתקיים:

$$f_{min} \leq f_0 \leq f_{max}$$

רגישות הכוונון (K_{vco} – Tuning Sensitivity):

רגישות הכוונון מייצגת את היחס בין השינוי בתדר היציאה לבין השינוי במתח הבקרה. בקירוב לינארי, הקשר מתואר על ידי המשוואה:

$$f_{out} = f_0 + K_{vco} \cdot V_{ctrl}$$

כאשר K_{vco} הוא מקדם הרגישות.

קיימת חשיבות רבה (Trade-off) בבחירת הרגישות: ערך גבוה מאפשר כיסוי תדרים רחב במתח נמוך, אך מגדיל את רגישות המערכת לרעשים המגיעים מקו הבקרה [1].

רעש פאזה (Phase Noise) וריצוד (Jitter):

רעש הפאזה הוא מדד קריטי המתאר את היציבות הספקטרלית של האות במישור התדר, ומוגדר כיחס בין עוצמת האות המרכזי לעוצמת הרעש ברוחב פס של 1Hz בהיסט (f_{offset}) מהתדר המרכזי. חשוב לציין כי תופעה זו מקבילה למושג ריצוד (Jitter) במישור הזמן. בעוד רעש פאזה מתאר את אי הניקיון הספקטרי בתדר, ה-Jitter מתאר את הסטייה האקראית בתזמון המעברים של האות, וקיים קשר מתמטי ישיר המאפשר מעבר בין שני הייצוגים הללו [2]. הביטוי המתמטי המקובל לתיאור ספקטרום הרעש (ביחידות dBc / Hz) הוצע ע"י Lesson:

$$\mathcal{L}(f) = 10 \log \left(\frac{P_{noise}(f)}{P_{carrier}} \right)$$

מקורות הרעש העיקריים כוללים רעש תרמי ורעש הבהוב (Flicker Noise) והם משפיעים ישירות על קצב שגיאות הביט (BER) במערכות תקשורת [3].

דחיית רעשי אספקה (PSRR - Power Supply Rejection Ratio):

פרמטר חשוב נוסף הוא חסינות המתנד לרעשים המגיעים ממתח האספקה (V_{DD}). במצב אידיאלי, תדר המוצא נקבע אך ורק על ידי מתח הבקרה (V_{ctrl}). בפועל, כל רעש או תנודה על קו המח עלולים "לזלוג" למעגל ולשנות את תדר התנודות. מדד ה-PSRR מכמת את היכולת של המעגל לדחות הפרעות אלו, כאשר השאיפה היא לתכנן מתנד שבו תדר המוצא אדיש ככל הניתן לשינויים במתח האספקה [1].

מדד ביצועים (FOM - Figure of Merit) ועיוות הרמוני (THD):

כדי להשוות בין טופולוגיות שונות, נהוג להשתמש במדד זה המשקלל את רעש הפאזה, תדר התנודה וצריכת ההספק (P_{dc}). הנוסחה המקובלת היא:

$$FOM = \mathcal{L}(\Delta f) - 20 \log \left(\frac{f_{osc}}{\Delta f} \right) + 10 \log \left(\frac{P_{dc}}{1mW} \right)$$


ככל שערך ה-FOM נמוך יותר (שלילי יותר), כך יעילות המתנד גבוהה יותר מבחינת הספק ורעש [1]. בנוסף, יש להתייחס למדד עיוות הרמוני כולל (THD), המכמת את האנרגיה בהרמוניות הגבוהות ביחס להרמוניה הבסיסית. כאן ישנה אבחנה חשובה: במתנד המיועד למוצא סינוסי כגון LC נשאף ל-THD מינימלי לקבלת אות נקי. לעומת זאת, במתנד (Ring) המפיק גל ריבועי, ההרמוניות הן אלו שיוצרות את המעברים החדים, ולכן הימצאותן היא הכרחית לבניית האות [2].

סקר ספרות ובחירת מימוש

בחלק זה, נציג מימושים מגוונים של מתנדים מבוקרי מתח (VCOs), לצד דיון בפשרות ההנדסיות (Trade-offs) המנחות את תהליך בחירת הארכיטקטורה המתאימה. ההחלטה התכנונית מתבססת על פרמטרים עיקריים כגון טווח הכוונון, רעש הפאזה, צריכת ההספק ושטח הסייליקון, וזאת בהתאם לאילוצי טכנולוגיית הייצור ולדרישות המפרט.

מתנד קולפיטס (Colpitts Oscillator):

מתנד זה מתבסס על טופולוגיית LC, כאשר משוב המתח ממומש באמצעות מחלק קיבולי, בשונה משימוש בשנאים או בסלילים מצומדים. היתרון המובהק של ארכיטקטורה זו טמון ביציבות תדר גבוהה ובביצועי רעש טובים, מה שהופך אותה למתאימה ליישומים צרי-סרט. עם זאת, תכנון מתנד זה בטכנולוגיית CMOS כרוך במורכבות ביחס לטופולוגיות ללא סלילים, והמעגל מפגין רגישות לשינויי טמפרטורה העלולים להסיט את תדר התנודות תחת תנאי סביבה משתנים. בנוסף, הצורך בסלילים מקשה על אינטגרציה בשטח קטן [7].




תרשים של מתנד Colpitts

(מקור: "Colpitts Oscillator: Working and Applications" (ElProCus))

מתנד רלקסציה (Relaxation Oscillator):

ארכיטקטורה זו פועלת על בסיס תהליך מחזורי של טעינת ופריקה קבל דרך נגד או מקור זרם, כאשר תדר התנודות נגזר מקבוע הזמן τ של המעגל. היתרון המרכזי כאן הוא הפשטות התכנונית והיעדר בסלילים, מה שמוביל לעלות מימוש נמוכה ולשטח קטן. לפיכך, השימוש בטופולוגיה זו נפוץ ביישומים הפועלים בתדרים נמוכים עד בינוניים. אולם, מנגנון המיתוג הקשיח גורם לרעש פאזה גבוה וליציבות תדר מוגבלת, מה שפוסל לרוב את השימוש בו עבור יישומי שצריכות אות נקי ומדויק [7].




תרשים של מתנד Relaxation

(מקור: מצגת הקורס "Oscillators II describing functions ls analysis")

מתנד LC מצומד (Cross-Coupled LC VCO):

טופולוגיה זו נחשבת לסטנדרט התעשייתי עבור יישומי RF בעלי דרישות ביצועים מחמירות. המימוש מתבסס על מעגל תהודה לקביעת התדר, בשילוב זוג טרנזיסטורים בחיבור מצולב (Cross-Coupled) המספקים את המשוב החיובי הנדרש לקיוזו הפסדים ולשימור התנודות. יתרונות הארכיטקטורה הם מובהקים: רעש פאזה נמוך משמעותית מכל מתנד אחר ויציבות תדר מעולה. מנגד, חסרונות המעגל נובעים מהצורך בסלילים משולבים, התופסים שטח סיליקון עצום ביחס לטרנזיסטורים. כמו כן, טווח הכוונון מוגבל לרוב ל-15% – 10 מהתדר המרכזי, מה שלפעמים מקשה עליו להתגבר על שינויים שקורים בתהליך הייצור (PVT) [1], [7].




תרשים של מתנד Cross-Coupled LC

(מקור: מצגת הקורס "Oscillators II describing functions ls analysis")

מתנד טבעתי (Ring Oscillator):

מתנד זה מבוסס על שרשרת של מספר אי-זוגי N של דרגות היפוך בחוג משוב סגור. אופן הפעולה מסתמך על כך שכל דרגה בשרשרת יוצרת השהיה τ והיפוך פאזה, דבר המונע מהמעגל להתייצב בנקודת DC ומאלץ יצירת תנודות מחזוריות המקיימות את תנאי ברקהאוזן. היתרונות הבולטים הם פשטות התכנון, תאימות מלאה לטכנולוגיית CMOS וחסכון משמעותי בשטח הסיליקון עקב היעדר סלילים. בנוסף, מתנד זה מאפשר כוונון רחב מאוד. החיסרון המובנה הוא ביצועי רעש פאזה נחותים, אך עבור יישומים רבים, הגמישות בתדר מפצה על כך [7].



תרשים של מתנד Ring


(מקור: "Performance Analysis of Voltage Controlled Ring Oscillators" (Suman, Sharma & Ghosh))

בחירת הטופולוגיה: Current Starved Ring VCO

במסגרת העבודה, נבחרה טופולוגיית Current Starved Ring Oscillator. הבחירה נובעת מהצורך לספק פשרה אופטימלית בין צריכת הספק, שטח סילקון ולינאריות הכוונון. בעוד שמתנדי Ring פשוטים סובלים מתלות לא-לינארית חזקה במתח האספקה, ה-Current Starved VCO מציג טווח כוונון רחב וקשר כמעט לינארי בין מתח הבקרה V_{ctrl} לתדר התנודות. תכונה זו קריטית ליישומי PLL, שכן היא מפשטת את תכנון חוג הבקרה ומבטיחה K_{VCO} קבוע יחסית לאורך תחום העבודה מה שמפשט את תכנון המסנן בחוג ומונע אי יציבות [10].

עקרון הפעולה ושיקוף הזרם

המעגל מבוסס על שרשרת מהפכים, כאשר לכל דרגה נוספו טרנזיסטורים לוויסות הזרם. כפי שמוצג באיור, המבנה של תא השהיה בודד כולל את ליבת המהפך ($M1, M2$) המספקת את ההגבר והיפוך הפאזה, התחומה בין שני מקורות זרם נשלטים ($M3, M4$). טרנזיסטורים חיצוניים אלו מתפקדים כמגבילי זרם, הקובעים את הקצב שבו ניתן לטעון ולפרוק את הקיבול במוצא הדרגה. מתח הבקרה V_{ctrl} מוזן למעגל ראי זרם המורכב מטרנזיסטורים ($M5, M6$), המשקף את הזרם לכל אחת מדרגות המתנד באופן אחיד [6].



תרשים של תא השהיה בודד בטופולוגיית Current Starved

(מקור: ("Performance Analysis of Voltage Controlled Ring Oscillators" (Suman, Sharma & Ghosh))

כפי שציינו לעיל, השינוי במתח הבקרה V_{ctrl} קובע את טווח התדרים ואת הלינאריות של ה-VCO. עם זאת, קיים חיסרון מובנה בתכנון זה: כאשר זרם ה-Bias נמוך, זמן העלייה והירידה (Rise/Fall time) של האות מתארך, מה שגורם להאטת התנודות של ה-VCO ולפגיעה ביצועים בתדרים נמוכים. מנגד, אם מגדילים את זרם ה-Bias כדי לשפר מהירות, מרווח המתח של מקור הזרם הופך צר יותר, והתנודה עלולה להיקטע [6], [10].

המודל המתמטי לחישוב התדר והקיבולים

תדר התנודות של המתנד f_{osc} נגזר באופן ישיר מזמן ההשהיה של כל דרגה, אשר תלוי בקיבול הטעינה בצמתים. הקיבול הכולל C_{total} על Drains של הטרנזיסטורים $M3$ ו- $M4$ מורכב מקיבול היציאה של הדרגה הנוכחית וקיבול הכניסה של הדרגה הבאה, וניתן לחישוב על ידי המשוואה הבאה:

$$C_{total} = C_{out} + C_{in} = C_{ox}(W_P L_P + W_n L_n) + \frac{3}{2} C_{ox}(W_P L_P + W_n L_n)$$

כאשר C_{in} , C_{out} , C_{ox} הם קיבול הכניסה, קיבול היציאה, וקיבול האוקסיד ליחידת שטח בהתאמה. L ו- W הם רוחב ואורך התעלה של טרנזיסטורי ה-PMOS וה-NMOS. לאחר פישוט המשוואה, הקיבול הכולל ניתן על ידי:

$$C_{total} = \frac{5}{2} C_{ox}(W_P L_P + W_n L_n)$$

לבסוף תדר התנודה f_{osc} נקבע על ידי זרם ה- I_d Bias, מספר השלבים N , הקיבול הכולל C_{total} ומתח הבקרה V_{ctrl} לפי הקשר הבא:

$$f_{osc} = \frac{I_d}{2NV_{ctrl}C_{total}}$$

תכנון אנליטי – הנחות, הפשטות ותובנות תכנון

מימוש המעגל ושיקולי התכנון:

המעגל מומש בטופולוגיית Current Starved Ring Oscillator. המבנה מתבסס על שרשרת טבעית של 3 דרגות מהפכים. על מנת לייצר את התנודות, מוצא המהפך האחרון בשרשרת (הדרגה השלישית) מחובר בחזרה לכניסת המהפך הראשון. סגירה זו, בשילוב עם מספר אי זוגי של דרגות היפוך, מונעת מהמערכת להתייצב בנקודת DC ומאלצת אותה להתנדנד באופן מחזורי. לכל דרגה הוספנו טרנזיסטורי שליטה עליון (PMOS) ותחתון (NMOS) המתפקדים כמקורות זרם נשלטים. הרעיון הוא להגביל את הזרם הזמין לטעינה ופריקה של קיבולי המהפך, ובכך לשלוט במהירות המעגל. מתח הבקרה V_{ctrl} מחובר לשערים של טרנזיסטורי השליטה דרך מעגל ראי זרם, כך ששינוי במתח משנה את הזרם, את זמן ההשהיה τ ולבסוף את תדר התנודות [10].

השיקול המרכזי בתכנון היה ההגעה לתדר גבוה של 4GHz בטכנולוגיית 180nm. בטכנולוגיה זו, הנחשבת לאיטית יחסית, שימוש ב-5 דרגות (כפי שמקובל בתדרים נמוכים יותר) היה גורם להשהיה גדולה מדי ומונע מאיתנו להגיע לתדר היעד. אמנם ידוע כי שימוש במספר רב של דרגות (למשל 5 או 7) מסייע בקבלת גל "ריבועי" יותר וחד יותר, ואף עשוי לשפר את ביצועי הרעש, אך בפרויקט זה נאלצנו להתפשר על חידוד הגל לטובת המהירות. לכן, היות ותדר התנודות תלוי הפוך במספר הדרגות ($f \propto 1/N$), נבחרה קונפיגורציה של 3 דרגות בלבד. בחירה זו מקטינה את ההשהיה הכוללת בחוג ומאפשרת להגיע לתדרים גבוהים תוך שמירה על יציבות התנודות [8], [9].

סימולציה – הסברים והבדל בין התוצאות לחישוב


קביעת גדלי הטרנזיסטורים ופרמטרים סופיים:

אורך הטרנזיסטורים נקבע לערך המינימלי המותר בטכנולוגיה TS18PM, וזאת במטרה למזער קיבולים פרוזיסיים ולמקסם את מהירות המיתוג. בקביעת הרוחב, תוכננה רשת ה-Pull Up עם טרנזיסטורי PMOS רחבים יותר כדי לפצות על מוביליות החורים הנמוכה ולאפשר טעינה מהירה. לעומת זאת, רשת ה-Pull Down תוכננה עם טרנזיסטורי NMOS צרים יותר, במטרה לאפשר שליטה טובה בזרם הפריקה ולהבטיח סימטריה בזמני המיתוג. במעגל השליטה נבחרו טרנזיסטורים רחבים עוד יותר כדי להבטיח זרם דחיפה מספק ולמנוע כניסה לרוויה עמוקה מדי [6].

להלן ריכוזי התכנון שנבחרו:


Technology	TowerJazz TS18PM (180 nm)
Supply Voltage (V_{DD})	1.8 V
Number of Stages (N)	3
Inverter Sizes (W_p/W_n)	360nm / 180nm
Current Source Sizes (W_{pcs}/W_{ncs})	1.35 μ m / 450nm
Current Mirror Sizes (W_{mir_p}/W_{mir_n})	900nm / 300nm
Control Voltage (V_{ctrl})	0.6V – 1.8V

המעגל הראשוני שהתקבל:



מציאת התדר המרכזי וניתוח הרגישות:

לצורך איתור מתח הבקרה המדויק המניב את תדר המטרה $4GHz$, ביצעתי סריקה פרמטרית על פני תחום המתחים המלא של V_{ctrl} . הסריקה בוצעה ברזולוציה גבוהה על מנת לקבל תמונת מצב מדויקת של גרף המתנד. בתכנון הנוכחי, השימוש בטרנזיסטורים בעלי ממדים מותאמים אישית (כפי שפורט בטבלת התכנון) הוביל להגדלת תחום העבודה הליניארי. היעד בשלב זה היה לוודא כי התדר הרצוי מתקבל באזור הליניארי של עקום המתח-תדר, שכן מיקום זה מאפשר לקבל רגישות ליניארית שניתנת לשערוך. לשם כך, ביצעתי סריקה פרמטרית (Sweep) המבוססת על סימולציית transient וכך, התקבל הגרף הבא:




מתוך הגרף, ניתן לזהות כי תדר התנודות של $4.0GHz$ מתקבל כאשר מתח הבקרה V_{ctrl} הינו כ- $842mV$. מיקום זה נמצא בתוך התחום הליניארי של העקום. חישוב רגישות המתנד K_{VCO} בנקודת עבודה זו, בוצע באמצעות קירוב ליניארי בין שתי נקודות דגימה סמוכות מהסימולציה:

$$K_{VCO} = \frac{\Delta f_{osc}}{\Delta v_{ctrl}} \approx \frac{4.15GHz - 3.85GHz}{0.86V - 0.82V} \approx 7.5[GHz / V]$$

תוצאה זו מעידה על רגישות גבוהה. במצב כזה, המתנד רגיש מדי לרעשים, כלומר כל שינוי קטן במתח הבקרה גורם מיד לסטייה גדולה בתדר המוצא. לכן, כדי שנוכל לשלוט בתדר בצורה מדויקת ויציבה, עלינו לבצע התאמה במעגל הכניסה ולהקטין את הרגישות. על סמך מתח הבקרה שהתקבל, נבצע כעת סימולציית transient במטרה לראות את התנודות בפועל. לשם כך, נקבע את מתח הבקרה על $V_{ctrl} = 842mV$ ונגדיר את ההתחלה של 0 במוצא המעגל כדי לאתחל את התנודות [8].

זו התוצאה שהתקבלה:



ניתן לראות בבירור כי המעגל מתנדנד באופן יציב ורציף בתדר של $4GHz$. צורת הגל המתקבלת אינה ריבועית מושלמת אלא בעלת אופי סינוסואידלי. תופעה זו אופיינית למתנדים הפועלים בקצה גבול המהירות של טכנולוגיה ה- $180nm$, שכן הקיבולים הפרזיטיים של הטרנזיסטורים, משמשים בפועל כמסנן מעביר נמוכים (LPF) המחליק את המעברים החדים. מבחינת משרעת המתח, האות שומר על גבולות גזרה תקינים ומגיע לקירוב טוב מאוד למתחי האספקה (Rail to Rail). הסטייה הקלה מהערכים האידיאליים $0V$ ו- $1.8V$ נובעת מכך שבתדר גבוה זה, זמן המחזור קצר מכדי לאפשר לקיבולים הפרזיטיים במערכת להיטען ולהתפרק במלואם. למרות זאת, המשרעת המתקבלת גדולה מספיק כדי דחיפה חזקה של הדרגות הבאות [10].

רגישות ושיפור מעגל הבקרה:



כפי שהוזכר, בתחום הליניארי מתקיים קשר ישיר בין תדר המוצא למתח הבקרה:

$$f_{out} = f_0 + K_{VCO} \cdot V_{ctrl}$$

הרגישות שחישבנו קודם התגלתה כגבוהה מאוד, מה שמונע עבודה יציבה עם המתנד בתצורתו הנוכחית, שכן רגישות יתר מגבירה את השפעת רעשי הרקע על התדר [6]. בשל כך, נדרש לבצע התאמה והנחתה במעגל הכניסה שתאפשר שליטה טובה ומדויקת יותר, מבלי לשנות את תכנון המתנד עצמו. על מנת לממש זאת, חיברתי לשער טרנזיסטורי ה-NMOS של מראת הזרם מקור מתח DC קבוע, הקובע את התדר המרכזי (כפי שמצאתי בסימולציה הקודמת). אל מקור זה חיברתי בטור מקור מתח מבוקר (VCVS) אשר הוגדר לממש את ההגבר הבא:


$$V = V_{ctrl} \times 50m[V]$$

חיבור זה יוצר בפועל מניפולציה על אות הכניסה: ה-VCVS משמש כדרגת הנחתה (הגבר של 0.05), הממפה את מתח הבקרה החיצוני V_{ctrl} לטווח מתחים קטן ומדויק יותר המגיע בפועל לשער הטרנזיסטור. בצורה זו, תזווה גדולה במתח הכניסה מתורגמת לשינוי מזערי במתח הפנימי, מה שמונע סטייה גדולה מדי בתדר. כך השגתי את הרגישות הנדרשת ברמת המערכת הכוללת, תוך שמירה על יציבות ושליטה מדויקת. המעגל החדש שהתקבל:



בדיקת עמידה בדרישות טווח התדר:

בשלב זה, אבצע סימולציה נוספת על פני תחום מתחים רחב יותר $[-1V, 1V]$, על מנת לבדוק שאני עומד בדרישות רוחב הפס $Sweep\ Range\ 300MHz$. המטרה היא לוודא כי המעגל מסוגל לכסות את תחום התדרים הנדרש תוך שמירה על ליניאריות גבוהה, תכונה המאפיינת את טופולוגית ה-Current Starved במימושים רחבי-סרט [11].




מניתוח הגרף עולה כי המעגל עומד בדרישות התכנון. התדר משתנה בסטייה של כ- 425MHz לכל כיוון ביחס לתדר המרכזי ב- 0V . כלומר, כאשר משנים את מתח הבקרה ב- $\pm 1\text{V}$, התדר משתנה ב- $\pm 425\text{MHz}$. מה שמכסה את דרישת ה- 300MHz במרווח ביטחון משמעותי. יתרה מכך, ניתן לראות כי הגרף המתקבל הוא ליניארי בכל תחום העבודה. המשוואה הסופית המתארת את התדר כתלות במתח הבקרה היא:

$$f_{out} = 4\text{GHz} + 425[\text{MHz} / \text{V}] \cdot V_{ctrl}$$

ניתוח גרף הרגישות:


גרף הרגישות K_{VCO} שהתקבל בסימולציה:



ניתן לראות כי הרגישות נשמרת בטווח ערכים יציב המבטיח כי התדר המרכזי נמצא באזור הליניארי של עקום התדר כפי שראינו בגרף הקודם. התנהגות זו מאשרת כי בחירת גדלי הסרניזיסטורים הייתה מדויקת ומותאמת לטווח העבודה הדינמי של המערכת, שכן היא מונעת שינויים חדים בהגבר המתנד העלולים לפגוע ביציבות המערכת [5].

ניתוח גרף ההספק:


גרף ההספק Power שהתקבל בסימולציה:




ניתן לראות בגרף כי צריכת ההספק נמצאת במגמת עלייה ככל שמתח הבקרה גדל. ההסבר לכך הוא שעלייה במתח הבקרה מאיצה את תדר התנודות של המתנד. כידוע, ההספק במעגל זה תלוי בריבוע התדר ($P \propto f^2$), ולכן העלייה בקצב המיתוג (טעינה ופריקה של הקיבולים) גוררת גידול משמעותי בצריכת האנרגיה ובהספק הממוצע. למרות זאת, בנקודת העבודה הרצויה 4GHz, צריכת ההספק שנמדדה הינה מזערית ועומדת על כ- $134\mu W$ בלבד, תוצאה זו המעידה על תכנון יעיל וחסכוני באנרגיה התואם את היתרונות הידועים של טופולוגית Current Starved ביישומים דלי הספק [9].

אנליזת PSS:

מטרת סימולציה זו היא לבחון את ההתנהגות הספקטרלית של המעגל נמצא במצב יציב. המתנד פועל בצורה מחזורית ומייצר תנודות רציפות באופן עצמאי (ללא אות עירור חיצוני), תוך שימוש במתח הישר DC כמקור אנרגיה בלבד. בשלב זה, אנו מעוניינים לפרק את האות לרכיבי התדר שלו ולבחון את עוצמת האות בתדר המרכזי ביחס לשאר התדרים. להלן הגרף המציג את ספקטרום התדרים שהתקבל:



מהגרף ניתן לראות כי ההרמוניה הראשונה מתקבלת בעוצמה גבוהה וברורה סביב תדר העבודה. חשוב להדגיש כי שאר ההרמוניות בגרף אינן רעש, אלא תוצר טבעי של מתנד ה-Ring. היות והמתנד מייצר גל הנוטה לצורה ריבועית, הספקטרום מכיל בהכרח הרמוניות המרכיבות את האות במישור הזמן. בנוסף, קיים רכיב חזק בתדר 0 הנובע מאספקת המתח: מאחר והתנודות בין $0V$ ו- $1.8V$ (ולא סביב האפס), נוצר לאות המוצא רכיב ממוצע DC Offset חיובי, המקביל למקדם a_0 בטור פורייה. בהמשך לניתוח זה, נבחן את ההספק של ההרמוניה הראשונה:



הגרף מראה מגמת עליית מתונה בהספק המוצא ככל שמתח הבקרה עולה, כאשר העוצמה מגיעה לערכים של כ- -9dBm , המספקים דחיפה חזקה להמשך המעגל.

רעש פאזה:

בשלב, זה נרצה לבחון את רעש הפאזה היחסי שנוצר במתנד, פרמטר המהווה מדד קריטי לאיכות האות הספקטרי. לצורך כך הרצתי סימולציית pnoise המודדת את הרעש ביחס להרמוניה הראשונה (התדר המרכזי). הסימולציה בוצעה תחת ההגדרות הבאות:

Direct Plot Form@vlsisrv_h.bgu.ac.il

Plotting Mode: Append

Analysis

☐ pss ☒ pnoise ☐ tstab

Noise Type

☐ USB ☐ LSB ☐ AM ☒ PM

Function

☐ Output Noise ☐ -20dB/dec Line

☐ Jc ☐ Jcc

☒ Phase Noise

Add To Outputs: ☒ Plot

> Press plot button on this form...

Close Help

Noise Summary@vlsisrv_h.bgu.ac.il

Data from: pnoise_pm

Print the output noise of 'pnoise_pm-(VOUT 0)' analysis

Type: ☒ spot noise ☐ integrated noise noise unit: V^2

Frequency Spot (Hz): 1M

FILTER

hierarchy level:

include instances:

exclude instances:

TRUNCATE & SORT

truncate: by number top: 20

sort by: ☒ noise contributors ☐ composite noise ☐ device name


OPTIONS

Consolidate iterated instances: ☐ Suffix notation: ☐

Write RCNet: ☐

OK Cancel Apply Help

להלן הגרף שהתקבל בסימולציה:



העקום המוצג בגרף מתאר את הפרמטר $L(f)$ כתלות בסטייה מהתדר המרכזי [3]. מתוך הגרף, ניתן לזהות בבירור את שני אזורי הפעולה העיקריים ואת השיפועים האופייניים להם. בהתאמה למודל Leeson: תחילה, נתבונן באזור התדרים הנמוכים, בטווח שבין 10^2 Hz לבין 10^3 Hz :

$$52.1 - 22.1 \approx 30 \text{ dB/dec}$$

כלומר, מתקבלת דעיכה של כ- 30 dB . שיפוע זה מעיד כי באזור זה שולט רעש ה-Flicker (המתנהג במקור כ- $1/f$). תופעה זו גורמת לעלייה חדה ברעש הפאזה בקרבת התדר המרכזי, המתבטאת בשיפוע של $1/f^3$ [4]. לעומת זאת, כאשר אנו מתרחקים לתדרים גבוהים יותר, בטווח שבין 10^7 Hz לבין 10^8 Hz , השיפוע מתמתן:

$$-95 - (-115) \approx 20 \text{ dB/dec}$$

כאן מתקבלת דעיכה של כ- 20 dB . שיפוע זה אופייני לאזור בו הדומיננטיות עוברת לרעש התרמי אף על פי שהרעש התרמי אינו תלוי בתדר במקורו, האינטגרציה שלו במעגל המתנד מתבטאת בספקטרום רעש הפאזה כדעיכה של $1/f^2$ [3].

לסיכום, בנקודת העבודה הרלוונטית (בסטייה של כ- 1 MHz מהגל הנושא), נמדד ערך רעש פאזה של -72.9 dBc/Hz

רכיבים תורמי רעש:

בנוסף, הסימולציה מאפשרת לנו לבודד את הרכיבים הספציפיים שתורמו הכי הרבה לרעש הכולל במערכת. להלן רשימת הרכיבים והתרומה היחסית שלהם:

Results Display Window@vlsisrv_h.bgu.ac.il			
Window Expressions Info Help cadence			
Device	Param	Noise Contribution	% Of Total
/NM7	Sf1	5.05154e-09	14.49
/NM8	Sf1	5.05072e-09	14.49
/NM6	Sf1	5.05052e-09	14.49
/NM1	Sf1	2.46062e-09	7.06
/NM2	Sf1	2.46016e-09	7.06
/NM3	Sf1	2.46014e-09	7.06
/NM0	Sf1	2.10039e-09	6.03
/PM8	Sf1	1.93412e-09	5.55
/PM6	Sf1	1.93392e-09	5.55
/PM7	Sf1	1.93383e-09	5.55
/NM7	Sth	5.81104e-10	1.67
/NM6	Sth	5.81034e-10	1.67
/NM8	Sth	5.81011e-10	1.67
/PM0	Sf1	3.82292e-10	1.10
/PM8	Sth	3.33876e-10	0.96
/PM7	Sth	3.33871e-10	0.96
/PM6	Sth	3.33865e-10	0.96
/NM2	Sth	2.18822e-10	0.63
/NM1	Sth	2.1881e-10	0.63
/NM3	Sth	2.18803e-10	0.63

Spot Noise Summary (in V^2/Hz) at 1M Hz Sorted By Noise Contributors
Total Summarized Noise = 3.48575e-08
No input referred noise available
The above noise summary info is for pnoise_pm data

ניתן לראות כי הרכיבים הדומיננטיים ביותר מבחינת תרומה לרעש הם טרנזיסטורי ה-NMOS של מקורות הזרם NM6, NM7, NM8. כל אחד מהם תורם 14.5% מהרעש הכולל. תוצאה זו הגיונית, שכן טרנזיסטורים אלו קובעים את הזרם במעגל, וכל תנודה בזרם זה מתורגמת ישירות לשינוי בתדר התנודות.

סיכום ומסקנות:

- תהליך בחירת גדלי הטרנזיסטורים היה מדויק, יעיל והביא לייצוב המעגל על תדר של 4GHz שנמצא בדיוק במרכז התחום הליניארי. בנוסף, השילוב בין טופולוגית ה-Current Starved לתכנון המדויק הוביל לחיסכון משמעותי באנרגיה לעומת מעגלים רגילים, עם צריכת הספק נמוכה מאוד של כ- $134\mu\text{W}$ בלבד בנקודת העבודה [11].
- אות המוצא שהתקבל בסימולציה מציג אופי סינוסואידלי ואינו ריבועי מושלם, תופעה פיזיקלית צפויה הנובעת מקרבת תדר העבודה לקצה גבול המהירות של טכנולוגית ה- 180nm , הגורמת לקיבולים הפרזיטיים לסנן את המעברים החדים. עם זאת, האות נותר יציב ונקי, ללא תופעות לא רצויות של Overshoot או Undershoot, והוא שומר על משרעת מתח מלאה (Rail-to-Rail) המבטיחה דחיפה חזקה לדרגות הבאות.
- הרגישות ההתחלתית של המתנד הייתה גבוהה מהרצוי, מה שהיה עלול לפגוע ביציבות התדר תחת רעשים. יישמנו מעגל בקרה הכולל הנחתה והזזת רמת ה-DC באמצעות VCVS ומקור מתח, אשר הוכיח את יעילותו בסימולציה. מהלך זה אפשר לנו למתן את הרגישות לערך אופטימלי המכסה את דרישת רוחב הפס 300MHz עם מרווח ביטחון, תוך מתן אפשרות לכוונון עדין סביב התדר המרכזי.
- במסגרת הניתוח הספקטרי PSS, נצפה כי רכיב ה-DC (0Hz) הוא דומיננטי ובעל עוצמה הקרובה לזו של ההרמוניה הראשונה. ממצא זה תואם את התיאוריה, שכן תנודות המתנד מתרחשות בתחום שבין 0V ל- 1.8V (ולא סביב האפס), מה שמייצר בהכרח רכיב ממוצע DC Offset משמעותי באות המוצא.
- מניתוח גרף רעש הפאזה, ניתן היה להבחין בבירור באזורי הפעולה השונים של המתנד. בתדרים הקרובים לגל הנושא נמדד שיפוע חד של כ- 30dB , המעיד על נוכחות דומיננטית של רעש פליקר $1/f^3$, ואילו בתדרים רחוקים יותר השיפוע התמתן ל- 20dB/dec . הערך שהתקבל בנקודת העבודה -72.9dBc/Hz מייצג איוון מוצלח בין ביצועי רעש סבירים לבין צריכת ההספק המזערית של המעגל.

ריכוז פונקציות החישוב בסימולציה:

Name	Type	Details	Value	Plot	Save	Spec
Vout	signal	/VOUT		☒	☒	
Frequency	expr	frequency(VT("/VOUT"))		☐	☐	
K_VCO	expr	deriv(frequency(VT("/VOUT")))		☐	☐	
Power	expr	{getData("pwr" ?result "tran")}		☐	☐	
Pout_Total	expr	dbm(pvr("pss "/VOUT" 0 50))		☐	☐	
p(50 /VOUT); pss dBmP; 1	expr	dbm(harmonic(pvr("pss "/VOUT"...		☐	☐	
Pout_dBm	expr	dbm(pvr("pss "/VOUT" 0 50 "(1)))		☐	☐	
Vout_Magnitude	expr	pvr("pss "/VOUT" 0 50 "(1))		☐	☐	
Phase Noise; dBc/Hz, Relative Harmonic = 1	expr	pn("pnoise)		☐	☐	
PN_Marker	expr	"9.257e+05;-7.29e+01"		☐	☐	

ביבליוגרפיה:

ספרות מקצועית ותיאוריה קלאסית

- [1] B. Razavi, "RF Microelectronics," 2nd ed., Prentice Hall, 2012.
- [2] B. Razavi, "Design of Analog CMOS Integrated Circuits," McGraw-Hill, 2001.
- [3] D. B. Leeson, "A simple model of feedback oscillator noise spectrum," Proc. IEEE, vol. 54, no. 2, pp. 329–330, 1966.
- [4] A. Hajimiri and T. H. Lee, "A general theory of phase noise in electrical oscillators", *IEEE Journal of Solid-State Circuits*, vol. 33, no. 2, pp. 179–194, 1998.
- [5] B. Razavi (Ed.), "Monolithic Phase-Locked Loops and Clock Recovery Circuits," IEEE Press, 1996.
- [6] S. Suman, K. G. Sharma, and P. K. Ghosh, "Performance Analysis of Voltage Controlled Ring Oscillators," *International Journal of Computer Applications (IJCA)*.
- [7] T. H. Lee, "The Design of CMOS RF Integrated Circuits," 2nd ed., Cambridge Univ. Press, 2004.

אסטרטגיית תכנון ומימוש ב- 180 nm

- [8] J. Jin et al., "Design and analysis of a three-stage voltage-controlled ring oscillator," Journal of Semiconductors.
- [9] M. R. Yadav et al., "Design and Investigative Aspects of RF-Low Power 0.18- μ m CMOS Ring VCOs," *IEEE*.
- [10] K. Peepra et al., "A Linear Current Starved Voltage Controlled Ring Oscillator for Ultra-Wideband Systems Using 180nm CMOS Technology."
- [11] D. Suhas et al., "New Modified Current Starved Ring VCO with Wide Tuning Range from 1–6 GHz in 180 nm Technology."

מדריכי סימולציה וכלים (Cadence Virtuoso):

Virtuoso ADE L Tutorial – Basic Setup, YouTube. Available:

<https://www.youtube.com/watch?v=2n24zY8ZQwM>

Virtuoso Calculator Functions & Formulas, YouTube. Available:

<https://www.youtube.com/watch?v=Rya-BHpUlfq>

Phase Noise Analysis of an Oscillator (pnoise), YouTube. Available:

<https://www.youtube.com/watch?v=utQHqqgfQIQ>

PSS Analysis of an Oscillator (Periodic Steady State), YouTube. Available:

<https://www.youtube.com/watch?v=7pafODYVJLc>

