

LwIP TCP Perf Server using VITIS 2024.2 for Custom ZYNQ Board

תוכן עניינים:

2	מבוא
2	דרישות קדם
2	שלב 1: יצירת פרויקט חדש ב-Vivado
2	שלב 2: הגדרת שם ומיקום הפרויקט
3	שלב 3: בחירת סוג פרויקט RTL
4	שלב 4: בחירת הרכיב xc7z020clg400-1
4	שלב 5: יצירת Block Design
5	שלב 6: הוספת ZYNQ7 Processing System
5	שלב 7: Run Block Automation והסרת ממשקים מיותרים
6	שלב 8: הגדרת מתחי ה-MIO
6	שלב 9: הגדרת Quad SPI ו-ENET0
7	שלב 10: הפעלת Timer 0
7	שלב 11: הגדרת שעון ה-ENET0 ל-1000 Mbps
8	שלב 12: הגדרת בקר ה-DDR
9	שלב 13: אימות השרטוט ב-Validate Design
9	שלב 14: יצירת HDL Wrapper
9	שלב 15: הוספת קובץ אילוצים XDC
10	שלב 16: יצירת Bitstream וניצולת משאבים
11	שלב 17: ייצוא החומרה לקובץ XSA
12	שלב 18: יצירת פלטפורמה ב-Vitis
13	שלב 19: הגדרת ספריות lwIP ו-xiltimer
16	שלב 20: יצירת אפליקציית LwIP TCP Perf Server
17	שלב 21: Build לאפליקציה וגודל הזיכרון
18	שלב 22: הכנת הציוד הפיזי והגדרת כתובת IP
19	שלב 23: הרצת הבדיקה ומדידת ביצועים עם iperf

מבוא:

רשת אתרנט היא פרטוקול תקשורת נפוץ מאוד המחבר בין מכשירים. לכל מכשיר יש כתובת MAC ייחודית משלו. במדריך זה נשתמש בלוח הפיתוח שלנו, המבוסס על מעבד Zynq של חברת Xilinx, כדי להדגים שרת לבדיקת ביצועי רשת. שרת זה מריץ אפליקציה למדידת קצב העברת הנתונים בעזרת מחסנית התקשורת lwIP. המטרה שלנו היא לנצל את החומרה בצורה אופטימלית כדי להגיע למהירות תקשורת מקסימלית של כמעט 1000 מגה ביט לשנייה תוך יציבות מלאה של המערכת.

דרישות קדם:

חומרה:

לוח פיתוח מבוסס Zynq

כבל רשת תקני

כבל צריבה JTAG Xilinx

כבל חיבור סריאלי למחשב

ספק כוח מתאים ללוח 12 וולט

תוכנה:

Vivado Design Suite 2024.2


Vitis Unified IDE 2024.2

תוכנת טרמינל כמו PuTTY או Tera Term

תוכנת בדיקת רשת iPerf גרסה 2


שלב 1:

נפתח את תוכנת Vivado, ניגש לתפריט File ונבחר Project ואז New. חלון יצירת פרויקט חדש ייפתח. נלחץ Next.




שלב 2:

נזין שם לפרויקט ונשמור אותו במיקום מתאים במחשב. נסמן את האפשרות ליצירת תת תיקייה לפרויקט. נלחץ Next.




שלב 3:

בחלון סוג הפרויקט, נבחר RTL Project ונסמן את האפשרות שלא להגדיר קבצי מקור כרגע. נלחץ Next.



שלב 4:


בחלון בחירת החלק נוודא שאנחנו נמצאים בלשונית החלקים Parts. בשורת החיפוש נקליד את דגם המעבד שלנו xc7z020. מתוך הרשימה שתופיע נסמן ונבחר בדיוק את הרכיב xc7z020clg400-1.



נלחץ Next ואז Finish כדי לסיים. תוכנת Vivado תייצר כעת את הפרויקט עם ההגדרות שבחרנו.


שלב 5:

בסרגל הכלים השמאלי תחת IP INTEGRATOR נבחר Create Block Design. ניתן שם לשרטוט ונלחץ OK. ייווצר שרטוט ריק לחלוטין.




שלב 6:

ניגש לחלון השרטוט, נלחץ קליק ימני ונבחר Add IP. נחפש את הרכיב ZYNQ7 Processing System ונוסיף אותו לשרטוט על ידי לחיצה כפולה.



שלב 7:

בחלון העליון יופיע פס ירוק. נלחץ על Run Block Automation ובחר OK בחלון שיקפוז כדי לתת למערכת לחבר את כניסות הבסיס. כעת נסיר את הממשק שאין לנו צורך בו כדי לקבל בלוק נקי בדיוק כמו בתמונה. נלחץ לחיצה כפולה על הבלוק של המעבד ZYNQ7 כדי להיכנס להגדרות שלו, ניגש ללשונית PS-PL Configuration, ונוריד את הוי מהאפשרות M AXI GP0 interface.




שלב 8:

נישאר באותו חלון הגדרות של המעבד ונעבור ללשונית MIO Configuration. זהו השלב הקריטי ביותר להתאמת החומרה ללוח שלנו. בחלק העליון של החלון נראה את הגדרות המתח של הפינים:


נגדיר את Bank 0 I/O Voltage ל- LVCMOS 3.3V (עבור ה-QSPI).

נשנה את הערך של Bank 1 I/O Voltage ל- LVCMOS 1.8V. מכון שפיני האתרנט (-16 Bank 1 (27 יושבים ב- Bank 1. תקן ה-RGMII שבו משתמש שבב ה-PHY דורש מתח של V1.8. עבודה ב-V3.3 תגרום לשגיאת Phy setup failure ותמנע תקשורת.




שלב 9:

נסמן בוי את האפשרויות הבאות בדיוק. תחת ממשקי הזיכרון נסמן את Quad SPI Flash על פינים 6 .. 1 MIO. תחת הצידוד ההיקפי נסמן את ENET 0 על פינים 27 .. 16 MIO כדי להפעיל את כרטיס הרשת הפיזי. כמו כן נסמן את UART 0 על פינים 43 .. 42 MIO ואת UART 1 על פינים 49 .. 48 MIO כדי לאפשר הדפסת נתונים לטרמינל.




שלב 10:

באותו חלון נגלל למטה אל הקטגוריה Application Processor Unit את Timer 0 שזהו שעון ה TTC0 שלנו ונוודא שהוא מוגדר מימינו ל EMIO. פעולה זו מוציאה את פיני השעון החוצה ומעניקה למערכת התקשורת שעון חומרה נפרד למניעת התנגשויות בעבודה מול ה-lwIP.




שלב 11:

כדי להבטיח ביצועי רשת מקסימליים נעבור ללשונית Clock Configuration ונפתח את תפריט IO Peripheral Clocks. נוודא שהשעון של ENET0 מוגדר ל 1000 Mbps כך שהתדר בפועל המופיע לצידו הוא 125 מגה הרץ. הגדרה זו מבטיחה שכרטיס הרשת יעבוד במהירות של גיגה ביט.




שלב 12:

נישאר באותו חלון הגדרות של המעבד ונעבור ללשונית DDR Configuration. נפתח את תפריט DDR Controller Configuration. בשורת Memory Part נבחר מהרשימה בדיוק את רכיב הזיכרון שקיים על הלוח שלנו MT41K256M16 RE-125. בחירה זו היא קריטית ביותר כדי שתוכנת השרת תוכל להיטען ולרוץ כראוי על גבי זיכרון ה RAM של הלוח. שאר נתוני הזיכרון יתעדכנו אוטומטית בהתאם לבחירה זו.




נלחץ OK לסיום כל הגדרות המעבד ונקבל את הבלוק דזיין הבא:



יישום שרת TCP בקצב 1 Gbps צורך זיכרון רב בגלל מחסנית ה- lwIP, חוצצי התקשורת PBUFs, וחלונות הרשת הגדולים כ- 64 KB. מאחר שזיכרון ה- BRAM ב- Zynq מוגבל מאוד כ- 600 KB בלבד, הרצת השרת עליו תגרום לחריגת משאבים ולקריסה. לכן, בחרנו למפות את התוכנה ואת נתוני התקשורת לזיכרון ה- DDR החיצוני, שמספק קיבולת ענקית ומאפשר למערכת להתמודד עם עומסים ללא מגבלות חומרה.


שלב 13:

בסרגל הכלים העליון נלחץ על Validate Design כדי לוודא שאין שגיאות בחיווט.



שלב 14:

בחלון המקורות Sources, נלחץ קליק ימני על קובץ השרטוט ובחר Create HDL Wrapper. נלחץ OK בתיבה שתקפוצ.



שלב 15:

כעת נוסיף קובץ הגדרות חומרה XDC כדי להגדיר את כפתור האיפוס של הלוח ולכוון את גודל קובץ הצריבה. בחלון המקורות Sources נלחץ על סמל הפלוס להוספת מקורות, נבחר Add or create constraints ונלחץ Next. ניצור קובץ חדש בשם Ethernet_PS ונלחץ Finish. נפתח את הקובץ שנוצר תחת תיקיית Constraints ונעתיק לתוכו את השורות הבאות בדיוק:

```
set_property PACKAGE_PIN V13 [get_ports reset_rtl_0]
set_property IOSTANDARD LVCMOS18 [get_ports {reset_rtl_0}]
set_property BITSTREAM.GENERAL.COMPRESS TRUE [current_design]
```

נשמור את הקובץ.

נבחר את פין 13V, משום שהוא מחובר לכפתור ה Reset הפיזי של שבב ה PHY בלוח. ללא הגדרה זו, השבב עלול להישאר במצב "קפוא" בעת ההדלקה. הדחיסה (Compress) נועדה לזרז את זמן הטעינה של החומרה ללוח.

```

1 # -----
2 # PL Reset (SW1 on Carrier Board)
3 # -----
4 set_property PACKAGE_PIN V13 [get_ports reset_rtl_0]
5 set_property IOSTANDARD LVCMOS18 [get_ports {reset_rtl_0}]
6
7 # -----
8 # Configuration
9 # -----
10 set_property BITSTREAM.GENERAL.COMPRESS TRUE [current_design]

```

שלב 16:

נלחץ על Generate Bitstream תחת קטגוריית PROGRAM AND DEBUG. פעולה זו תתרגם את השרטוט ותייצר את קובץ צריבת החומרה. נמתין לסיום מוצלח של התהליך

- SYNTHESIS


 - Run Synthesis
 - Open Synthesized Design
- IMPLEMENTATION

 - Run Implementation
 - Open Implemented Design
- PROGRAM AND DEBUG

 - Generate Bitstream
 - Open Hardware Manager


לאחר סיום תהליך ה- Implementation, ניתן לראות בדוח ניצולת המשאבים ובחלון פריסת הרכיב כי צריכת משאבי ה- FPGA עומדת על אפס מוחלט והאזור ה- PL נראה ריק לחלוטין. הסיבה לכך היא שכל הרכיבים שהגדרנו, כגון ליבות המעבד, שעון החומרה ובקרי התקשורת והזיכרון, הם רכיבי חומרה קשיחים המובנים פיזית בתוך אזור המעבד המרכזי. מכיוון שלא הוספנו תכנון לוגי מותאם אישית, אזור ה- FPGA נשאר פנוי לגמרי. תכנון זה חוסך משמעותית בצריכת ההספק של הלוח ומשאיר מרחב מלא להוספת מאיצי חומרה עתידיים.

Name	Constants	Status	WHS	TNS	WHS	THS	WBS	TPWS	Total Power	Failed Routes	Methodology	RCA Score	QOR Suggestions	LUT	FF	BRAM	URAM	DSP	Start	Elapsed	Run Strategy
impl_1	route_design Complete	Complete	NA	NA	NA	NA	NA	NA	1.443	0				0	0	0	0	0	4:50:30.17 AM	01:00:34	Wavedo Synthesizer
Ethernet_Udp_perf	Submodule Runs Complete	Complete																	4:50:31.10 AM	00:00:37	




שלב 17:

לאחר סיום הבנייה, נגש לתפריט File ובחר Export Hardware ואז Export Hardware. Next.




נסמן בוי את האפשרות Include bitstream ונלחץ Next.




נשמור את הקובץ תחת השם Ethernet_tcp_perf_wrapper.xsa בתיקייה זמינה. נלחץ Next ואז Finish. סיימנו עם החומרה.

שלב 18:


נפתח את תוכנת Vitis 2024.2. אנו נשתמש בסביבת Unified החדשה.



במסך הבית של Vitis נבחר Create Platform Component. ניתן לפלטפורמה את השם Zynq_Perf_Platform ונלחץ Next.




נלחץ על Browse ונטען פנימה את קובץ ה XSA שיצרנו הרגע מ Vivado. נוודא שמערכת ההפעלה מוגדרת כ standalone ונלחץ Finish.




שלב 19:

לאחר שהפלטפורמה נפתחת, עלינו להדליק את ספריות התקשורת. נפתח את קובץ vitis-comp.json. תחת Board Support Package נסמן בוי את הספרייה lwip220 ואת הספרייה xilrtimer.




נגדיר את הספריות לביצועים מקסימליים. נלחץ על xilrtimer ונשנה את הגדרת שערון השינה להיות ps7_ttc_0. הגדרה זו מנצלת את שערון החומרה שהוספנו קודם לכן.

נלחץ על הספרייה lwip220. נבטל את אפשרות ה DHCP על ידי החלפת הערך ל false.



תחת הגדרות tcp_options נשנה את ערכי שליחת החלון tcp_snd_buf ואת tcp_wnd למספר 65535, משום שזה הגודל המקסימלי של "חלון" TCP סטנדרטי. הגדלת החיץ מאפשרת ליותר נתונים לזרום ברשת בו-זמנית בלי לחכות לאישור, מה שמביא אותנו לקצב של 940 Mbps.

בנוסף, בקבוצת ההגדרות `temac_adapter_options`, נשנה את ערך הפרמטר `temac_phy_link_speed` מ-`CONFIG_LINKSPEED_AUTODETECT` לערך `CONFIG_LINKSPEED1000`. קיבוע המהירות הוא שלב קריטי המונע שגיאות וכישלון בלחיצת היד הפיזית מול המחשב, ומבטיח סנכרון מיידי ועבודה יציבה במהירות המקסימלית.




CONFIG_LINKSPEED1000

The screenshot shows the Visual Studio IDE with the 'Zytec Perf Platform' project selected. The 'Configuration for Library: hwp220' dialog is open, displaying a table of configuration options and their values. The 'hwp220' component is highlighted in the left sidebar.

NAME	VALUE	DEFAULT	TYPE	DESCRIPTION
hwp220_is_reas_mer_plugin	128	128	integer	Reassembly P&B Queue Len
hwp220_is_reassembly	1	1	integer	Reassembly incoming traps
hwp220_isf_enable	false	false	boolean	ISF enable value
hwp220_isf_options	true	true	boolean	ISF Options
hwp220_isp_dsp_dms_and_checkpoint	false	false	boolean	ACD check on offload address
hwp220_isp_dsp_core_locking_hook	false	false	boolean	ICPDP input core locking
hwp220_isp_dms	131072	131072	integer	Size of the heap memory (B)
hwp220_malloc_size	1024	16	integer	Number of malloc struct (B)
hwp220_malloc_size_timeout	8	8	integer	Number of simultaneously in
hwp220_malloc_size_pch	32	32	integer	Number of active TCP PCBs (
hwp220_malloc_size_pch_listen	8	8	integer	Number of listening TCP con
hwp220_malloc_size_pch_listen	1024	256	integer	Number of simultaneously in
hwp220_malloc_size_pch_listen	4	4	integer	Number of active ISF PCBs
hwp220_malloc_size_pch_listen	16	16	integer	Number of app msg structure
hwp220_malloc_size_pch_listen	8	8	integer	Number of struct refdata (B)
hwp220_malloc_size_pch_listen	16	16	integer	Number of struct refdata (B)

The bottom status bar shows the file path: C:\Users\user\Documents\hwp220\hwp220.vcxproj.

נשמור את השינויים במקלדת ונלחץ על כפתור Build עבור הפלטפורמה בחלון ה FLOW התחתון. נמתין שהבנייה תסתיים בירוק.




שלב 20:


כעת נייצר את תוכנת השרת מתוך התבניות המוכנות של Vitis. בסרגל הכלים השמאלי ביותר, נלחץ על סמל התבניות (Examples). נגלול ברשימת התבניות ובחר באפשרות lwIP TCP Perf Server. בחלון שייפתח נלחץ על הכפתור Create Application Component from Template. נוודא שהשם שמופיע לאפליקציה מתאים לנו ונלחץ Next עד לסיום האשף עם לחיצה על Finish. תוכנת Vitis תייצר כעת את קבצי האפליקציה באופן אוטומטי.

שלב 20:


נניצר את תוכנת השרת מהתבנית lwIP TCP Perf Server.



בחלון נלחץ על Create Application Component from Template.




נוודא שהשם מתאים, נלחץ Next ולבסוף Finish .




שלב 21:


נבצע Build לאפליקציה דרך חלון ה FLOW ונמתין לסיום מוצלח.



לאחר קומפילציית האפליקציה, יומן הבנייה ב- Vitis מציג את גודל הזיכרון הנדרש להרצתה. כפי שניתן לראות תחת העמודה dec, גודל התוכנה עומד על 3,361,542 בתים (כ-3.36 MB). נתון זה מוכיח מדוע חובה להשתמש בזיכרון ה- DDR החיצוני: הזיכרון הפנימי בשבב BRAM מוגבל לכ- 600 KB בלבד. לכן, ה- BRAM פשוט אינו מסוגל להכיל את מערכת ההפעלה, קוד ה- lwip וחוצי ה- TCP הגדולים שנדרשים להשגת קצב של 1 Gbps.




בצד שמאל נפתח את תיקיית src ואז את הקובץ main.c. נוודא שכתובת ה IP ושער ברירת המחדל מוגדרים כראוי לרשת שלנו לדוגמה 192.168.1.10.




שלב 22:

הכנת הציוד הפיזי. נחבר את הלוח למתח V12 ואת כבלי ה-JTAG והסריאלי למחשב. נחבר כבל רשת ישיר בין כרטיס הרשת של המחשב הנייח לשקע בלוח ונוודא שהכבל הוכנס בנקישה עד הסוף למניעת שגיאות זיהוי חומרה.



במחשב נגדיר כתובת IP סטטית 192.168.1.2 ומסיכת רשת 255.255.255.0. בחרנו בכתובות אלו כדי ליצור תת-רשת זהה ללוח שכתובתו 192.168.1.10 וכדי למנוע התנגשות כתובות בחיבור הישיר. נוודא שהמתג דלוק והלוח מוגדר לאתחול דרך JTAG. אם מופיע איקס אדום במחשב או שגיאת Auto negotiation בטרמינל, נלחץ על כפתור SW1 בלוח לאיפוס שבב הרשת וביצוע לחיצת יד תקינה במהירות 1000Mbps.



שלב 23:

הרצת הבדיקה ומדידת ביצועים. בתוכנת Vitis נבצע תחילה Program Device כדי לוודא שקובץ ה-Bitstream המעודכן צרוב בלוח, ולאחר מכן נלחץ על Run להרצת האפליקציה. נפתח את הטרמינל Tera Term ונוודא שמופיעה ההודעה Link speed for phy address 0: 1000.

```
COM10 - Tera Term VT
File Edit Setup Control Window Help

-----lwIP RAW Mode TCP Server Application-----
Using default Speed from design
Link speed for phy address 0: 1000
Configuring default IP 192.168.1.10
Board IP:      192.168.1.10
Netmask :      255.255.255.0
Gateway :      192.168.1.1
TCP server listening on port 5001
On Host: Run $iperf -c 192.168.1.10 -i 5 -t 300 -w 2M
```

במחשב הנייח, נפתח את ה-CMD, ננווט לכונן D שבו נמצא קובץ ה-iperf ונריץ את הפקודה הבאה:

```
iperf-2.2.1-win64.exe -c 192.168.1.10 -i 5 -t 300 -w 2M
```

פירוט הפרמטרים שבחרנו:

- -i 5: מרווח של 5 שניות בין דיווחים למעקב אחר יציבות הקצב.
- -t 300: זמן ריצה של 5 דקות לבדיקת יציבות המערכת תחת עומס מתמשך.

- 2M w:- הגדרת חלון TCP בגודל 2MB המאפשרת למלא את רוחב הפס ולהגיע לקצב המקסימלי של כ-940Mbps.

```
Administrator: Command Prompt
Microsoft Windows [Version 10.0.19044.2728]
(c) Microsoft Corporation. All rights reserved.

C:\Users\user>ip

D:\>iperf-2.2.1-win64.exe -c 192.168.1.10 -i 5 -t 300 -w 2M

-----
Client connecting to 192.168.1.10, TCP port 5001
TCP window size: 2.00 MByte
-----
[ 1] local 192.168.1.2 port 58315 connected with 192.168.1.10 port 5001
[ ID] Interval      Transfer      Bandwidth
[ 1] 0.00-5.00 sec  561 MBytes   942 Mbits/sec
[ 1] 5.00-10.00 sec  560 MBytes   940 Mbits/sec
[ 1] 10.00-15.00 sec  560 MBytes   939 Mbits/sec
[ 1] 15.00-20.00 sec  560 MBytes   940 Mbits/sec
[ 1] 20.00-25.00 sec  560 MBytes   940 Mbits/sec
[ 1] 25.00-30.00 sec  560 MBytes   940 Mbits/sec
[ 1] 30.00-35.00 sec  560 MBytes   940 Mbits/sec
[ 1] 35.00-40.00 sec  560 MBytes   940 Mbits/sec
[ 1] 40.00-45.00 sec  560 MBytes   940 Mbits/sec
[ 1] 45.00-50.00 sec  560 MBytes   939 Mbits/sec
[ 1] 50.00-55.00 sec  560 MBytes   940 Mbits/sec
[ 1] 55.00-60.00 sec  560 MBytes   940 Mbits/sec
[ 1] 60.00-65.00 sec  560 MBytes   940 Mbits/sec
[ 1] 65.00-70.00 sec  560 MBytes   940 Mbits/sec
[ 1] 70.00-75.00 sec  560 MBytes   939 Mbits/sec
[ 1] 75.00-80.00 sec  560 MBytes   940 Mbits/sec
[ 1] 80.00-85.00 sec  560 MBytes   940 Mbits/sec
[ 1] 85.00-90.00 sec  560 MBytes   940 Mbits/sec
[ 1] 90.00-95.00 sec  560 MBytes   940 Mbits/sec
[ 1] 95.00-100.00 sec  560 MBytes   940 Mbits/sec
[ 1] 100.00-105.00 sec  560 MBytes   940 Mbits/sec
[ 1] 105.00-110.00 sec  560 MBytes   940 Mbits/sec
[ 1] 110.00-115.00 sec  560 MBytes   939 Mbits/sec
[ 1] 115.00-120.00 sec  560 MBytes   939 Mbits/sec
[ 1] 120.00-125.00 sec  560 MBytes   940 Mbits/sec
[ 1] 125.00-130.00 sec  560 MBytes   940 Mbits/sec
[ 1] 130.00-135.00 sec  559 MBytes   937 Mbits/sec
[ 1] 135.00-140.00 sec  560 MBytes   939 Mbits/sec
[ 1] 140.00-145.00 sec  560 MBytes   940 Mbits/sec
[ 1] 145.00-150.00 sec  560 MBytes   939 Mbits/sec
[ 1] 150.00-155.00 sec  560 MBytes   940 Mbits/sec
[ 1] 155.00-160.00 sec  560 MBytes   940 Mbits/sec
[ 1] 160.00-165.00 sec  560 MBytes   940 Mbits/sec
[ 1] 165.00-170.00 sec  560 MBytes   940 Mbits/sec
[ 1] 170.00-175.00 sec  560 MBytes   940 Mbits/sec
[ 1] 180.00-185.00 sec  560 MBytes   940 Mbits/sec
[ 1] 185.00-190.00 sec  560 MBytes   940 Mbits/sec
[ 1] 190.00-195.00 sec  560 MBytes   939 Mbits/sec
[ 1] 195.00-200.00 sec  560 MBytes   940 Mbits/sec
[ 1] 200.00-205.00 sec  560 MBytes   940 Mbits/sec
[ 1] 205.00-210.00 sec  559 MBytes   937 Mbits/sec
[ 1] 210.00-215.00 sec  560 MBytes   940 Mbits/sec
[ 1] 215.00-220.00 sec  560 MBytes   939 Mbits/sec
[ 1] 220.00-225.00 sec  560 MBytes   939 Mbits/sec
[ 1] 225.00-230.00 sec  560 MBytes   939 Mbits/sec
[ 1] 230.00-235.00 sec  560 MBytes   940 Mbits/sec
[ 1] 235.00-240.00 sec  560 MBytes   939 Mbits/sec
[ 1] 240.00-245.00 sec  560 MBytes   939 Mbits/sec
[ 1] 245.00-250.00 sec  560 MBytes   940 Mbits/sec
[ 1] 250.00-255.00 sec  560 MBytes   940 Mbits/sec
[ 1] 255.00-260.00 sec  559 MBytes   938 Mbits/sec
[ 1] 260.00-265.00 sec  560 MBytes   940 Mbits/sec
[ 1] 265.00-270.00 sec  560 MBytes   940 Mbits/sec
[ 1] 270.00-275.00 sec  560 MBytes   940 Mbits/sec
[ 1] 275.00-280.00 sec  560 MBytes   940 Mbits/sec
[ 1] 280.00-285.00 sec  560 MBytes   940 Mbits/sec
[ 1] 285.00-290.00 sec  560 MBytes   940 Mbits/sec
[ 1] 290.00-295.00 sec  560 MBytes   939 Mbits/sec
[ 1] 295.00-300.00 sec  560 MBytes   939 Mbits/sec
[ 1] 0.00-300.02 sec  32.8 GBytes  939 Mbits/sec
```

לאחר שהריצה הסתיימה, מופיעה בטרמינל ההודעה TCP test passed Successfully המאשרת שהפרויקט הסתיים בהצלחה.

```
COM10 - Tera Term VT
File Edit Setup Control Window Help

-----lwIP RAW Mode TCP Server Application-----
Using default Speed from design
link speed for phy address 0: 1000
Configuring default IP 192.168.1.10
Board IP:      192.168.1.10
Netmask :     255.255.255.0
Gateway :     192.168.1.1

TCP server listening on port 5001
On Host: Run $iperf -c 192.168.1.10 -i 5 -t 300 -w 2M

[ 1] local 192.168.1.10 port 5001 connected with 192.168.1.2 port 58315
[ ID] Interval      Transfer      Bandwidth
[ 1] 0.0- 0.0 sec  32.8 GBytes  0.00 bits/sec
TCP test passed Successfully
□
```