# هم طراحی سخت افزار – نرم افزار HW/SH Codesign

# طراحی پردازنده 6 بیتی

استاد : دکتر صالحی

اعضا گروه :

ياسان حسن زاد 980122680044

سروش قلى زاده 980122680095


- <u>ALU</u>
- IR PC
- MainRegisters
- MUX
- ROM
- ControlUnit
- Main(خروجی اصلی خواسته شده در پروژه)
- <u>Assembler</u>

#### **ALU**

Alu دارای دو ورودی 6 بیتی ، یک ورودی 2 بیتی select (cmd) ، یک خروجی 6 بیتی است .

```
33
    port(
34
         input 1, input 2 : in std logic vector(5 downto 0);
35
         cmd : in std logic;
36
         result : out std logic vector(5 downto 0)
37
         );
    end ALU;
38
39
40
    architecture ALU of ALU is
41
      signal aluresult : unsigned(5 downto 0);
42
      signal a,b : unsigned(5 downto 0);
43
44
    begin
45
       a <= unsigned(input 1);</pre>
46
       b <= unsigned(input 2);</pre>
47
48
     process(cmd,a,b)
49
          begin
50
           case cmd is
51
               when '0' => aluresult <= a + b;
52
               when '1' => aluresult <= a - b;
53
                 when others => aluresult <= (others => 'X');
54
            end case:
55
          end process;
56
57
     result <= std logic vector(aluresult);
59
   end ALU;
```

در کد بالا مشاهده میکنیم که هر زمان که cmd صفر باشد alu ورودی ها رو با هم جمع میکنه و هر وقت یک باشه اونارو از هم کم میکنه .




Testbench بالا هم نشون میده که دو ورودی 6 و 3 در صورتی که cmd یک باشه از هم کم میشن ( خروجی 9 میشن ( خروجی 9 میشه.

# IR\_PC

**registerIR** دارای یک ورودی 6 بیتی RINIR و ورودی های clk و یک خروجی 6 بیتی ROUTIR است .

```
48
49
                              ----- IR register
50
51
    IR: process(CLK)
52
          begin
53
             if(rising edge(CLK)) then
54
               if(LDIR='1') then
55
                     ROUTIR <= RINIR ;
56
                   end if;
57
               end if;
58
         end process IR;
59
```

همانطور که در کد بالا مشاهده میکنید هر زمان که CLK این ثبات به لبه بالا رونده خودش رسید و load فعال بود ورودی و میریزه تو خروجی .




با توجه به TestBench شکل بالا ورودی ما که 12 بود با فعال شدن load تو لبه بالا رونده ، خروجی هم 12 میشه . RegisterPC دارای یک ورودی 6 بیتی RINPC و ورودی های LoadPC ،Clk، Increment و Reset و یک خروجی 6 بیتی ROUTPC است.

```
60
                           ----- PC register -----
61
62
    PC: process(CLK,R_ST)
63
        begin
64
        if(R ST='1') then
65
66
          pc1 <= (others => '0');
67
            elsif(rising edge(CLK)) then
                if(LDPC='1') then
68
69
                pc1 <= RINPC;</pre>
70
                     end if;
71
                      if(INCrement='1') then
72
                       pc1 \le pc1 + 1;
73
                     end if;
74
                  end if:
75
            end process PC;
76
        ROUTPC <= pc1;
77
```

همانطور که در کد بالا مشاهده میکنید اگر Reset یک باشد ورودی صفر به خروجی میدیم و اگه CLK این ثبات به لبه ی بالا رونده ی خودش رسید و load فعال بود ورودی رو به خروجی انتقال می دیم و اگر لبه ی بالارونده بود و Increment فعال بود ، به ورودی یکی اضافه میکنه و به خروجی انتقال می ده .

نتیجه رو تو Testbench یایین میبینید :




# MainRegisters

Mainregisters دارای 4 ثبات اصلی ، که دارای یک ورودی 6 بیتی RIN و ورودی های Clk و کموجی های 6 بیتی ROUT و ZR است .

```
48
                            ----- MAIN registers -----
49
50
         RN0 \ll RIN0 \text{ when } (LD0='1') \text{ else } R 0;
51
52
         RN1 <= RIN1 when (LD1='1') else R 1;
53
         RN2 <= RIN2 when (LD2='1') else R 2;
54
         RN3 <= RIN3 when (LD3='1') else R_3;</pre>
55
56
         MAIN: process(CLK)
57
            begin
58
              if(rising edge(CLK)) then
59
                  R  0 \leq RN0;
                  R^{-}1 \leq RN1;
60
                  R^2 \ll RN2;
61
                  R_3 <= RN3;
62
63
                  end if;
64
         end process MAIN;
65
66
         ROUTO <= R 0;
         ROUT1 <= R_1;
67
68
         ROUT2 <= R 2;
69
         ROUT3 <= R 3;
70
71
         ZR0 <= '1' when (R_0="0000000") else '0';</pre>
72
         ZR1 <= '1' when (R_1="0000000") else '0';</pre>
73
         ZR2 <= '1' when (R_2="000000") else '0';</pre>
74
         ZR3 <= '1' when (R_3="000000") else '0';
75
76
    end mainregisters;
77
78
```

همانطور که در کد بالا مشاهده میکنید اگر Load یک باشه و لبه ی بالا رونده ی کلاک باشه ورودی رو به خروجی انتقال میدهیم و اگر ZR ثبات ها فعال باشد ، به ثبات ها خروجی صفر می دهد.

نتیجه رو تو Testbench صفحه بعد میبینید :




#### MUX

دو عدد *MUXALU* داریم که دارای چهار ورودی 6 بیتی و یک خروجی 6 بیتی و دو خط 2 select بیتی است .

```
----- alu muxes -----
M_0: process(S0,i0,i1,i2,i3)
begin
    case S0 is
    when "00" => mux0 <= i0;</pre>
     when "01" => mux0 <= i1;
       when "10" => mux0 <= i2;
          when "11" => mux0 <= i3;
           when others => mux0 <= (others => 'X');
         end case;
      end process M_0;
M_1: process(S1,i4,i5,i6,i7)
      begin
 case S1 is
  when "00" => mux1 <= i4;
    when "01" => mux1 <= i5;
       when "10" => mux1 <= i6;
        when "11" => mux1 <= i7;
         when others => mux1 <= (others => 'X');
        end case;
       end process M_1;
```

همانطور که در کد بالا مشاهده میکنید ماکس اول با توجه ب خط select خود ورودی را به خروجی منتقل میکند و در ماکس دوم نیز به هم صورت با توجه به select دوم مقدار ورودی را به خروجی ماکس دوم منتقل میکند .


نتیجه رو تو Testbench صفحه بعد میبینید :



#### **Muxbus** دارای 2 ورودی mdata و ALUres و یک خروجی bus می باشد.

همانطور که در کد بالا مشاهده میکنید اگر bus\_sel صفر باشد ، مقدار Mdata را در خروجی ماکس می ریزیم و اگر bus\_sel یک باشد ، مقدار ALURes را درخروجی قرار می دیم .

نتیجه رو تو Testbench صفحه بعد میبینید :




#### **ROM**

حافظه از نوع ROM و دارای یک ورودی 6 بیتی Address و یک خروجی 6 بیتی Data هست .

```
type ROM_type is array(0 to 63) of std_logic_vector(5 downto 0);
39
    signal m : ROM_type;
40
41
    begin
    m(0) <= "000011";
42
43
    m(1) <= "000111"
44
    m(2) <= "000111"
45
    m(3) <= "000100"
46
    m(4) <= "010001"
47
    m(5) <= "000000"
48
    Data <= m(to_integer(unsigned(Address)));</pre>
49
50
```

همانطور که در کد بالا مشاهده میکنید یک پهنا و عمق به حافظمون اختصاص میدیم و یکی یکی به مقدار دیتا مورد نظرمون آدرس می دهیم .



با توجه به TestBench شکل بالا آدرس خانه اول مقدار 3 رانشان می دهد و به ترتیب بقیه خانه های آدرس مقدار بقیه دیتا ها را نمایش میدهند.

#### ControlUnit

CONTROLUNIT دارای چهار ورودی 6 بیتی ZR ، یک ورودی CLK ، و ROUTIR و ROUTIR بیتی و 6 خروجی LD ریجسترها ، خروجی LD دروجی LD دروجی increment ، rst ، cmd ، selectBus ، selects است .

در ادامه تمام state ها به تفکیک مشخص شده اند :


```
50 ----
79
     process(PSTATE,ROUT_IR,ZR0,ZR1,ZR2,ZR3)
80
         begin
81
              case PSTATE is
82
                  when S0 => CLR <= '1';
                      LD_IR <= '0';
83
                      INC <= '0';
                      LD PC <= '0';
                      BusSelect <= '0';
87
                      LD0 <= '0';
                      LD1 <= '0';
89
                      LD2 <= '0';
90
                      LD3 <= '0';
91
                      LD PC <= '0';
92
                      BusSelect <= '0';</pre>
93
                      ALU_CMD <= '0';
94
                      Sel0 <= "00";
                      Sel1 <= "00";
95
96
                      NSTATE <= S1;
97
                      ----- s1 --
                  when S1 => LD IR <= '1';
99
                      INC <= '1';
                      LD PC <= '0';
100
101
                      BusSelect <= '0';
102
                      CLR <= '0';
                      LD0 <= '0';
103
                      LD1 <= '0';
104
                      LD2 <= '0';
105
                      LD3 <= '0';
106
                      ALU_CMD <= '0';
107
108
                      Sel0 <= "00";
                      Sel1 <= "00";
109
                      NSTATE <= HLTSTATE;
110
```

```
----- hltstate
111
112
113
                   when HLTSTATE => if(ROUT IR = "0000000") then NSTATE <= S2;
114
                       else
115
                       if(ROUT_IR(5 downto 4) = "00")then
116
                           NSTATE <= S3;
                        elsif(ROUT IR(5 downto 4) = "01")then
117
118
                            NSTATE <= S4;
                        elsif(ROUT_IR(5 downto 4) = "10")then
119
                            NSTATE <= S5;
120
                       elsif(ROUT_IR(5 downto 4) = "11")then
if(R(temp) = '1')then
121
122
123
                            NSTATE <= S7;
124
                            else
                            NSTATE <= S6;
125
126
                       end if;
                       end if;
127
128
                       end if;
129
                       CLR <= '0';
130
131
                       BusSelect <= '0';</pre>
132
                       LD0 <= '0';
                       LD1 <= '0';
133
                       LD2 <= '0';
LD3 <= '0';
ALU_CMD <= '0';
134
135
136
137
                       Sel\(\overline{0}\) <= "00";
                       Sel1 <= "00";
138
                       LD PC <= '0';
139
                       LD_IR <= '0';
140
                       INC <= '0';
141
142
                     143
                   when S2 =>
                        CLR <= '0';
144
145
                        BusSelect <= '0';
                        LD0 <= '0';
146
                        LD1 <= '0';
147
                        LD2 <= '0';
148
                        LD3 <= '0';
ALU_CMD <= '0';
149
150
                        Sel0 <= "00";
151
152
                        Sel1 <= "00";
153
                        LD PC <= '0';
154
                        LD IR <= '0';
155
                        NSTATE <= S2;
                                      ----- s3 -----
156
                   when S3 => if(ROUT_IR(3 downto 2) = "00") then LD0 <= '1';
    elsif(ROUT_IR(3 downto 2)= "01") then LD1 <= '1';
    elsif(ROUT_IR(3 downto 2)= "10") then LD2 <= '1';</pre>
157
158
159
160
                              elsif(ROUT_IR(3 downto 2)= "11") then LD3 <= '1';
161
                                 end if;
162
                        INC <= '1';
163
                        LD PC <= '0';
164
                        BusSelect <= '0';
165
                        CLR <= '0';
166
                        LD_IR <= '0';
167
168
                        ALU CMD <= '0';
                        Sel0 <= "00";
169
                        Sel1 <= "00";
170
171
                        NSTATE <= S1;
```

```
----- s4 -----
173
174
                   when S4 => Sel0 <= ROUT_IR(3 downto 2);
175
                       Sel1 <= ROUT_IR(1 downto 0);</pre>
176
                       if(ROUT_IR(3 downto 2) = "00") then LD0 <= '1';
177
                       elsif(ROUT_IR(3 downto 2)= "01") then LD1 <= '1';
elsif(ROUT_IR(3 downto 2)= "10") then LD2 <= '1';
elsif(ROUT_IR(3 downto 2)= "11") then LD3 <= '1';
178
179
180
181
                       end if;
182
                       ALU CMD <= '0';
183
                       BusSelect <= '1';
184
185
                       CLR <= '0';
                       LD_IR <= '0';
186
                       INC <= '0';
187
                       LD PC <= '0';
188
                       NSTATE <= S1;
189
190
         ----- s5 ------
191
192
                  when S5 => Sel0 <= ROUT_IR(3 downto 2);
    Sel1 <= ROUT_IR(1 downto 0);</pre>
193
194
195
196
                       if(ROUT_IR(3 downto 2) = "00") then LD0 <= '1';</pre>
197
                       elsif(ROUT_IR(3 downto 2)= "01") then LD1 <= '1';</pre>
                       elsif(ROUT_IR(3 downto 2)= "10") then LD2 <= '1';</pre>
198
199
                       elsif(ROUT_IR(3 downto 2)= "11") then LD3 <= '1';</pre>
200
201
202
                       ALU_CMD <= '1';
203
                       BusSelect <= '1';</pre>
204
                       CLR <= '0';
                       LD IR <= '0';
205
                       INC <= '0';
206
                       LD PC <= '0';
207
                       NSTATE <= S1;
208
                      .....s6 -----
210
                    when S6 => LD_PC <= '1';
211
                        INC <= '0';
212
213
                        BusSelect <= '0';</pre>
                        CLR <= '0';
LD0 <= '0';
214
215
                        LD1 <= '0';
LD2 <= '0';
216
217
                        LD3 <= '0';
218
219
                        LD IR <= '0';
220
                        Selo <= "00";
221
                        Sel1 <= "00";
222
                        ALU_CMD <= '0';
223
                        NSTATE <= S1;
224
```

```
----- s7 ------
226
                when S7 => INC <= '1';
227
228
                   LD PC <= '0';
                   CLR <= '0';
229
                   LD0 <= '0';
230
                   LD1 <= '0';
231
                   LD2 <= '0';
232
233
                   LD3 <= '0';
234
235
                   LD IR <= '0';
                   Sel0 <= "00";
236
237
                   Sel1 <= "00";
238
                   ALU_CMD <= '0';
239
                   BusSelect <= '0';
240
                   NSTATE<= S1;
241
242
                end case;
```


#### نتیجه رو تو Testbench پایین میبینید :




### Main

#### خروجی های جمع و ضرب

# خروجی جمع دو عدد 7 و 4 خواسته شده در پروژه :



#### خروجی ضرب 8 در 6 خواسته شده در پروژه :




الگوریتم خواسته شده در قسمت دوم و سوم پروژه:

در این الگوریتم ابتدا مقدار صفر را در ثبات RO قرار می دهیم تا بتوانیم عدد مورد نظر را هر بار با خودش جمع کنیم و در ادامه در ثبات R1 مقدار 1 را قرار می دهیم تا هر بار که یکی از اعداد با خودش جمع می شود عدد دیگر یکی از خودش کم کند ودر ثبات R2 و R3 مقادیری که قرار است ضرب شوند را قرار می دهیم و حلقه ی for ما عملیات جمع عدد با خود و کم کردن عدد دیگر را انجام می دهیم تا عدد مورد نظر که تفریق بر روی آن انجام می شود صفر شود ومقدار خروجی را در ثبات RO قرار می دهد .

#### Assembler

جمع :

فایل txt ورودی به assembler :




خروجی کد که در rom قرار میدادیم :

```
run:
  ROM Address is :
  m(0) <= "000011";
  m(1) <= "000111";
  m(2) <= "000111";
  m(3) <= "000100";
  m(4) <= "010001";
  m(5) <= "0000000";</pre>
BUILD SUCCESSFUL (total time: 0 seconds)
```

FileReader file\_reader = new FileReader("add.txt");

#### ضرب :

فایل txt ورودی به assembler :



خروجی کد که در rom قرار میدادیم :

```
run:
ROM Address is:
m(0) \le "000011";
m(1) \le "000000";
m(2) \le "000111";
m(3) \le "000001";
m(4) \le "001011";
m(5) \le "001000";
m(6) \le "001111";
m(7) \le "000110";
m(8) \le "010010";
m(9) \le "101101";
m(10) \le "1111111";
m(11) \le "001000";
m(12) \le "000000";
BUILD SUCCESSFUL (total time: 0 seconds)
```

FileReader file reader = new FileReader("mult.txt");