Deney 2 – Ön Çalışma Öğretici Rehberi

MOSFET Devreleri (ELE 224L Elektronik Devreler Laboratuvarı)

Bu belge SADECE ÖĞRENMEK içindir; teslim edilecek metin İngilizce rapordur.

Ad Soyad	Beşir Kerem Üstüntürk
Numara	251201037
Tarih	11 Ekim 2026

1 BU DENEY NEYİ ÖĞRETİYOR?

MOSFET, **gerilimle kontrol edilen bir musluktur**: kapı (gate) ucuna uygulanan gerilim, kaynak (source) ile savak (drain) arasından geçecek akımı belirler. Bu deney üç şeyi öğretir: (1) veri sayfasından (datasheet) doğru parametreyi bulmak ve bacakları doğru bağlamak; (2) tek bir MOSFET'i bir gerilim bölücüyle kutuplayıp çalışma bölgesini belirlemek; (3) bir N-kanal ve bir P-kanal MOSFET'i birleştirip dijital elektroniğin temel taşı olan **CMOS eviriciyi** (inverter) anlamak.

Tek cümlelik özet

NMOS: V_{GS} eşiği aşınca **açılır**. PMOS: kapı gerilimi kaynak geriliminden eşik kadar **aşağı** inince açılır. Evirici: ikisini seri bağlayıp kapılarını birleştirirsek, giriş yüksekken çıkış alçak, giriş alçakken çıkış yüksek olur.

2 TEMEL BİLGİ: GELİŞTİRME MODLU MOSFET

2.1 Dört bölge, üç terminal

Kapı (G), savak (D), kaynak (S) üç terminaldir (gövde/body kaynağa bağlı kabul edilir). Kapı, kanaldan ince bir oksit tabaka ile yalıtılmıştır; bu yüzden **DC kapı akımı sıfırdır**. Bu çok önemlidir: kapıya bağlı bir gerilim bölücü yüklenmez; V_G doğrudan bölücü formülüyle bulunur.

N-kanal geliştirme (enhancement) MOSFET'te V_{GS} eşik gerilimi V_{TH}'ı aşmadıkça kanal oluşmaz ve akım akmaz. $V_{GS}>V_{TH}$ olunca kapının altında elektronlardan oluşan bir kanal doğar. Üç çalışma bölgesi vardır ($V_{OV}=V_{GS}-V_{TH}$ aşırı sürme gerilimidir):

- **Kesim (cut-off):** $V_{GS}\le V_{TH} \Rightarrow I_D\approx 0$.
- **Triyot (doğrusal) bölge:** $V_{GS}>V_{TH}$ ve $V_{DS}<V_{OV} \Rightarrow$ MOSFET gerilimle ayarlanan bir direnç gibidir: $I_D=K_N\left[\left(V_{GS}-V_{TH}\right)V_{DS}-1/2\,V_{DS}^2\right]$.
- **Doyma (saturation) bölgesi:** $V_{GS}>V_{TH}$ ve $V_{DS}\ge V_{OV} \Rightarrow$ akım V_{DS}'e bağlı değildir (akım kaynağı gibi): $I_D=K_N/2\left(V_{GS}-V_{TH}\right)^2$.

Pinch-off (sıkışma) ne demek?

V_{DS} büyüdükçe savak ucundaki kanal inceleir; $V_{DS}=V_{GS}-V_{TH}$ olduğunda savak ucunda kanal kalınlığı sıfıra iner, yani kanal "sıkışır". Bu nokta triyot ile doyma arasındaki sınırdır. Bu devrede V_{DS} sabit 5 V olduğundan, V_{GS} arttıkça **bir noktada** $V_{GS}-V_{TH}$ 5 V'a ulaşır; işte o V_{GS} değeri pinch-off noktasıdır: $V_{GS}=V_{DS}+V_{TH}$.

2.2 K_N tanımı ve neden 1/2 çarpanı

Kaynaklarda K iki farklı şekilde tanımlanır: (a) $I_D = K/2\left(V_{GS} - V_{TH}\right)^2$ (Sedra–Smith tarzı), (b) $I_D = K\left(V_{GS} - V_{TH}\right)^2$ (Neamen tarzı). Föy yalnızca "$K_N = 72$ mA/V²" diyor, bu yüzden hangisinin kastedildiğini **veri sayfasıyla sınadık**:

Tablo 2.2.1 K_N = 72 mA/V² tanımının veri sayfasıyla sınanması

Büyüklük	**Veri sayfası (tipik)**	**(a) $K/2$ tanımı**	**(b) K tanımı**
$r_{DS(on)}$ (V_{GS}=10 V)	1,8 Ω	1.74 Ω	0.868 Ω
g_{fs} (I_D=250 mA)	200 mS	190 mS	268 mS

(a) iki değeri de tutturuyor (yaklaşık %4 ve %5 sapma), (b) ikisini de tutturamıyor (2 kat ve %34 sapma). Bu yüzden bütün hesaplarda **(a)** kullanıldı: $I_D = K_N/2\left(V_{GS} - V_{TH}\right)^2$. Hocanız (b)'yi kullanıyorsa I_D değerleri iki katı, V_{OV} değerleri ise $1/\sqrt{2}$ katı olur; hesap yöntemi aynıdır. **Raporda kullandığınız tanımı mutlaka yazın.**


2.3 Veri sayfasından ne okunur?

Tablo 2.3.1 MOSFET parameters taken from the datasheets and TO-92 pin order

Parameter	**BS170 (NMOS)**	**BS250 (PMOS)**
$V_{GS(th)}$ min / typ / max	0.8 / 2.0 / 3.0 V	-1.0 / -2.0 / -3.0 V (General Semiconductor); -1 / – / -3.5 V (Diodes Inc.)
V_{TH} used in calculations	2.0 V (typical)	-2.0 V (typical)
$I_{D(max)}$ (continuous)	500 mA	-250 mA (General Semiconductor); -230 mA (Diodes Inc.)
Pin 1 / Pin 2 / Pin 3 (flat face towards the viewer, leads down)	Drain / Gate / Source	Source / Gate / Drain

- $V_{GS(th)}$ aynı model numaralı transistörlerde bile geniş yayılır (BS170: 0,8–3,0 V). Hesaplarda "tipik" değer (2,0 V) kullanılır; ama gerçek devrede her transistör farklı çıkar. Şekil Şekil 2.3.1 bunun akım üzerindeki etkisini gösterir.
- **Bacak sırası TERS:** BS170: D-G-S (onsemi veri sayfası, doğrudan okundu); BS250: S-G-D (General Semiconductor veri sayfasındaki ALTTAN görünüş çiziminde D-G-S yazıyor; düz yüzden bakınca sıra tersine döner — bu çıkarım bana ait; veri sayfası özel istekle başka bacak düzeni de üretildiğini söylüyor, bu yüzden parçanızı fiziksel olarak da doğrulayın). Yanlış takarsanız kaynak ile savak yer değiştirir ve gövde diyodu yüzünden devre çalışmaz ya da transistör ısınır.

• $I_{D(max)}$ tek başına yetmez: güç sınırı vardır. BS170 toplam güç kaybı 350 mW (onsemi); V_{DS}=5 V'ta bu yalnızca ~70 mA'e karşılık gelir.




Şekil 2.3.1 Veri sayfasındaki V_{TH} yayılımının akıma etkisi.

3 SORU 2: CMOS EVİRİCİ

3.1 Breadboard çizimi nasıl okunur?

Breadboard'da her sütunun beş deliği (a–e ya da f–j) elektriksel olarak birbirine bağlıdır; ortadaki boşluk iki yarıyı ayırır; üst ve alt kenardaki ray çiftleri boydan boya bağlıdır. Çizimde transistörlerin bacakları e sırasındadır; her bacağın bulunduğu sütundaki diğer deliklere (a–d) tel ya da başka eleman bağlanır.




Şekil 3.1.1 CMOS eviricinin breadboard çizimi (bağlantılar otomatik denetlendi).

• Kırmızı tel: + rayından PMOS kaynağının (S) sütununa → V_{DD}.

• Siyah tel: − rayından NMOS kaynağının (S) sütununa → toprak.

• Mavi tel: iki kapının sütunlarını birleştirir → V_{IN} (fonksiyon üretecinin ucu da bu sütuna).

• Turuncu tel: iki savağın sütunlarını birleştirir → V_{OUT} (osiloskop probu bu sütunda).



Şekil 3.1.2 CMOS evirici devre şeması.

3.2 Evirici nasıl çalışır?

$V_{DD}=6$ V. NMOS için $V_{TN}=2,1$ V, PMOS için $V_{TP}=-1,0$ V (föydeki modeller). Üç durum:

- $V_{IN}<2,1$ **V:** NMOS kesimde. PMOS'un $V_{SG}=6-V_{IN}>1$ V olduğundan açık. PMOS çıkışı V_{DD}'ye çeker $\Rightarrow V_{OUT}=6$ V. Akım yok (NMOS kapalı).
- $V_{IN}>5$ **V:** $V_{SG}<1$ V $\Rightarrow$ PMOS kapalı. NMOS açık ve çıkışı toprağa çeker $\Rightarrow V_{OUT}\approx 0$. Akım yok (PMOS kapalı).
- **Aradaki bölge:** İkisi de açıktır; çıkış bir transistörün tarafından yukarı, diğerinden aşağı çekilir. Akım **yalnızca bu geçiş sırasında** akar (CMOS'un düşük güç tüketiminin sebebi).


Eşik gerilimi V_M ($V_{OUT}=V_{IN}$ olduğu nokta): iki transistör de doymadayken akımlar eşitlenir:

$$K_n\left(V_M-V_{TN}\right)^2=K_p\left(V_{DD}-V_M-\left|V_{TP}\right|\right)^2\Rightarrow V_M=\frac{V_{TN}\sqrt{K_n}+\left(V_{DD}-\left|V_{TP}\right|\right)}{\sqrt{K_n}+\sqrt{K_p}} \qquad (3.1)$$

Burada $K_n=KP_n/2\,W/L=61,65$ mA/V² ve $K_p=KP_p/2\,W/L=75$ µA/V² (SPICE'ın varsayılan $W/L=1$'i). Sonuç: $V_M=2.198$ V (λ dahil sayısal çözümle 2.201 V; SPICE: 2.202 V). **Dikkat:** bu $V_{DD}/2=3$ V değildir! Çünkü föydeki NMOS modeli PMOS'tan yaklaşık 800 kat güçlü ($K_n/K_p=822$). Güçlü olan transistör az bir kapı gerilimiyle akımı karşılayabildiği


için geçiş NMOS eşiğine yakın bir yerde olur. Dengeli bir evirici için PMOS'un W/L oranı büyütülürdü; burada büyütülmedi.

3.3 SPICE sonuçları ve nasıl yorumlanır




Şekil 3.3.1 V_{IN} ve V_{OUT} zaman grafiği.

Giriş sinüs (0…6 V, ortalama 3 V). Çıkış ise 6 V ile ≈0 V arasında geçen neredeyse kare bir dalgadır; çünkü geçiş bölgesi yalnızca ~0,2 V genişliğindedir. Geçişin girişin 3 V'luk orta noktasında değil ~2,2 V'ta olması yüzünden çıkış periyodun yarısından fazla süre **alçak** kalır (duty < %50: çıkış yüksek olduğu süre azdır).




Şekil 3.3.2 V_{IN}–V_{OUT} karakteristiği (V_{IN} x ekseninde).



Şekil 3.3.3 V_{IN}–I_D karakteristiği (V_{IN} x ekseninde).

Aynı benzetim LTspice ile de koşturuldu; imleçli dalga biçimi penceresi Şekil 3.3.4'de, imleç değerleri ile aynı x'te ngspice değerlerinin karşılaştırması Tablo 3.3.1'de verilmiştir. Sayıların birbirini tutması sonucun simülatöre bağlı olmadığını gösterir.




Şekil 3.3.4 LTspice transient response of the CMOS inverter (V_{in}: green, V_{out}: blue); the cursors read V_{out} (LTspice; cihaz seri no: TOBB-7K3Q-0421)

Tablo 3.3.1 Şekil 3.3.4 imleç değerleri ve aynı x'te ngspice değerleri

İmleç	x koordinatı	Büyüklük	LTspice	ngspice	Fark
1	t = 250.81 µs	V_{out}	1.0181e−07 V	1.0178e−07 V	+0.000 V
2	t = 750.49 µs	V_{out}	5.9999 V	6 V	-0.001%

LTspice sonucu Şekil 3.3.5'de, imleç karşılaştırması Tablo 3.3.2'de verilmiştir.



Şekil 3.3.5 LTspice voltage transfer characteristic of the CMOS inverter (BS170/BS250): V_{out} versus V_{in} (LTspice; cihaz seri no: TOBB-7K3Q-0421)

Tablo 3.3.2 Şekil 3.3.5 imleç değerleri ve aynı x'te ngspice değerleri

İmleç	x koordinatı	Büyüklük	LTspice	ngspice	Fark
1	V_{in} = 2.2016 V	V_{out}	2.4988 V	2.4994 V	-0.022%
2	V_{in} = 3.5 V	V_{out}	0.0016638 V	0.0016638 V	-0.000%

Akım grafiğinin okunuşu: iki ucu sıfır (bir transistör kapalı), ortada tek bir tepe: 0.655 mA, $V_{IN} = 2.21$ V'ta. Tepe değerini zayıf transistör (PMOS) belirler: $\approx K_p\left(V_{SG} - \left|V_{TP}\right|\right)^2 = 75\,\mu\text{A/V}^2 \times (3.79 - 1)^2 \approx 0.586$ mA. Bu akım **kısa devre (shoot-through) akımıdır**; hızlı anahtarlamada çok sayıda eviricide toplam güç kaybının önemli kısmını oluşturur.

Tablo 3.3.3 El modeli ile SPICE karşılaştırması

V_{IN} (V)	V_{OUT} el (V)	V_{OUT} SPICE (V)	I_D el (mA)	I_D SPICE (mA)	NMOS / PMOS bölgesi
0	6.000	6.000	0	≈0	cut-off / triode
1.00	6.000	6.000	0	≈0	cut-off / triode
2.00	6.000	6.000	0	≈0	cut-off / triode
2.10	6.000	6.000	0	≈0	cut-off / triode
2.15	5.616	5.620	0.1541	0.1526	saturation / triode
2.20	3.374	3.581	0.6165	0.6048	saturation / triode
2.30	0.02659	0.02856	0.6121	0.6118	triode / saturation
2.50	0.01079	0.01238	0.5249	0.5247	triode / saturation
3.00	0.003033	0.004044	0.3360	0.3359	triode / saturation
4.00	3.586e−04	6.113e−04	0.08400	0.08400	triode / saturation
5.00	0	1.161e−07	0	2.001e−05	triode / cut-off
5.50	0	1.079e−07	0	2.001e−05	triode / cut-off
6.00	0	1.018e−07	0	2.001e−05	triode / cut-off

- El hesabı = föydeki SPICE modelinin 1. seviye denklemleri (λ dahil); SPICE ile fark çok küçüktür (ör. V_M'de 0,001 V); bu hem modelin hem hesabın doğru olduğunu gösterir.
- $V_{IN}=2,2$ V'ta el modeli 3.37 V, SPICE 3.58 V verir: fark büyük görünür ama giriş farkı sadece mV'tur; bu bölgede kazanç (eğim) yüzlerce olduğu için küçük bir mV farkı volt farkı yapar. Bu sebeple geçiş bölgesinde "hata yüzdesi" yanıltıcıdır; asıl bakılacak şey eşik gerilimi V_M'dir.
- Bölge sınırları (el modeli): NMOS 2.10 V'ta açılır; PMOS 2.20 V'ta doymaya girer; NMOS 2.20 V'ta triyota girer; PMOS 5.00 V'ta kapanır.

4 SORU 3: MOSFET KUTUPLAMA DEVRESİ (TABLO 1 VE SPICE)

4.1 Adım adım hesap

Devre: V_1 → R_{G1}=33 kΩ → kapı düğümü → R_{G2}=120 kΩ → toprak. Kaynak topraklı, savak doğrudan V_2=5 V'a bağlı. Kapı akımı sıfır olduğundan bölücü yüksüzdür:

$$V_{GS}=V_1\frac{R_{G2}}{R_{G1}+R_{G2}}=\frac{120}{153}V_1\Rightarrow V_1=1.275\,V_{GS} \tag{4.1}$$

Savak doğrudan 5 V'a bağlı ve kaynak topraklı olduğundan $V_{DS}=5$ **V sabittir** (savakta direnç yok, o yüzden akımdan bağımsız). Tabloyu doldurma stratejisi: iki tür sütun var.

- I_D **verilen sütunlar (0, 1, 10, 50, 100 mA):** $V_{GS}=V_{TH}+\sqrt{2I_D/K_N}$; sonra $V_1=1,275\,V_{GS}$. Örnek ($I_D=10$ mA): $V_{GS}=2+\sqrt{2\cdot 10/72}=2+0,527=2,527$ V; $V_1=3,222$ V. ($I_D=0$ sütunu için tablo $V_{GS}=0$ vermiş: kesimde, $V_1=0$.)

• V_{GS} **verilen sütunlar (3, 4, 5 V):** $I_D = K_N/2\left(V_{GS} - V_{TH}\right)^2$. Örnek ($V_{GS} = 4$ V): $36 \cdot \left(4 - 2\right)^2 = 144$ mA.

• **Doğrulama (her sütun):** $V_{DS} \geq V_{GS} - V_{TH} \Rightarrow 5 \geq V_{GS} - 2 \Rightarrow V_{GS} \leq 7$ V. Hepsi doymada.


Tablo 4.1.1 Föy Tablo 1'in hesaplanmış hâli

I_D (mA)	0	1.00	10.0	50.0	100	36.00	144.0	324.0
V_{GS} (V)	0	2.167	2.527	3.179	3.667	3.000	4.000	5.000
V_{DS} (V)	5	5	5	5	5	5	5	5
V_1 (V)	0	2.763	3.222	4.053	4.675	3.825	5.100	6.375

Güvenlik uyarısı


$V_{GS} = 4$ V ve 5 V sütunlarında akım 144 mA ve 324 mA, $V_{DS} = 5$ V olduğu için güç 0,72 W ve 1,62 W eder. BS170 350 mW'a dayanır. Yani bu iki noktayı **gerçek devrede sürekli uygulamayın** (ya da çok kısa tutun); simülasyonda sakıncası yoktur. Hesapta $I_{D(max)} = 500$ mA sınırının güç sınırından daha gevşek olduğunu görürsünüz: tek bir sınıra bakmak yetmez.

4.2 SPICE ve karşılaştırma



Şekil 4.2.1 Sol: I_D–V_{GS} ve çalışma bölgeleri; sağ: $\sqrt{I_D}$–V_{GS} grafiğinden eşik çıkarımı.

LTspice sonucu Şekil 4.2.2'de, imleç karşılaştırması Tablo 4.2.1'de verilmiştir.



Şekil 4.2.2 LTspice DC sweep of the BS170 bias circuit: drain current I_D versus the source voltage V_1 of the gate divider (LTspice; cihaz seri no: TOBB-7K3Q-0421)

Tablo 4.2.1 Şekil 4.2.2 imleç değerleri ve aynı x'te ngspice değerleri

İmleç	x koordinatı	Büyüklük	LTspice	ngspice	Fark
1	V_1 = 5.0013 V	I_D	154 mA	154 mA	+0.000%
2	V_1 = 10.0026 V	I_D	900.05 mA	900.05 mA	-0.000%

Tablo 4.2.2 El hesabı ile SPICE

Sütun	El	SPICE	Hata
0 (verilen)	—	—	—
1.00 mA (verilen) → V_{GS} (V)	2.167	2.229	+2.9%
10.0 mA (verilen) → V_{GS} (V)	2.527	2.518	-0.3%
50.0 mA (verilen) → V_{GS} (V)	3.179	3.079	-3.1%
100 mA (verilen) → V_{GS} (V)	3.667	3.531	-3.7%
V_{GS}=3 V → I_D (mA)	36.00	42.76	+18.8%
V_{GS}=4 V → I_D (mA)	144.0	165.7	+15.1%
V_{GS}=5 V → I_D (mA)	324.0	343.4	+6.0%

Neden fark var? (i) SPICE modelinde $KP \cdot W/L = 123{,}3$ mA/V² (yani $K/2 = 61{,}65$) var; föyde $K_N/2 = 36$. SPICE'ın transistörü hesabımızdan daha 'güçlü'dür: aynı akım için daha küçük V_{GS} gerekir. (ii) SPICE'ta $V_{TO} = 2{,}1$ V, hesapta 2,0 V. (iii) $R_D = 1{,}436\,\Omega$ ve $R_S = 1{,}572\,\Omega$ seri dirençleri yüksek akımda (>100 mA) iç V_{GS}'yi düşürür. Bu etkiler sonucunda verilen I_D için gereken V_{GS} farkı %0–4, verilen V_{GS} için akım farkı ise %6–19

mertebesindedir (akım, $V_{GS}-V_{TH}$'ın karesine bağlı olduğundan küçük bir gerilim farkı akımda büyür); hata hesap hatası değildir, **model farkıdır**.

Pinch-off noktası: ideal karesel modelde $V_{GS}=5+2{,}0=7.0$ V (akım 900 mA); SPICE'ta seri dirençler yüzünden 6.22 V'ta ve 614 mA'de (grafikte çarpıyla işaretli). İkisi de veri sayfası sınırı olan 500 mA'in üstünde. Eşik gerilimi grafiğinden: $\sqrt{I_D}$ düz çizgi olduğundan çizgiyi $I_D=0$'a uzatınca $V_{TH}=2.02$ V bulunur (modelin $V_{TO}=2{,}1$ V'u ile uyumlu).

Alternatif tanım ($I_D=K_N\left(V_{GS}-V_{TH}\right)^2$) kullanılırsa

$V_{GS}=V_{TH}+\sqrt{I_D/K_N}$ ve $I_D=K_N\left(V_{GS}-V_{TH}\right)^2$. Sayılar: $I_D=10$ mA için $V_{GS}=2{,}373$ V; 100 mA için 3,178 V; $V_{GS}=3{,}4{,}5$ V için $I_D=72{,}288{,}648$ mA (648 mA > 500 mA sınırı!). Pinch-off: 7,0 V.

5 PROGRAMDA NASIL YAPILIR? (LTSPİCE / MİCRO-CAP)

- LTspice'ta `nmos` ve `pmos` sembollerini yerleştirin, sağ tıklayıp model adlarını `BS170` ve `BS250` yapın. Föydeki iki `.model` satırını `.op` ile birlikte bir SPICE direktifi olarak (S tuşu) şematiğe yazın. **Bu satırlar LTspice'ta olduğu gibi çalışır; ngspice'ta RG, RB, Rds, Tt parametreleri desteklenmediği için çıkarılmıştır** (DC sonuçları etkilemez).
- Zaman analizi için kaynağı `SINE(3 3 1k)` yapın: ofset 3 V, genlik 3 V, 1 kHz. V_{DD} = 6 V DC. Çıkış düğümüne etiket verin; `.tran 3m`.
- V_{IN}–V_{OUT} için `.dc Vin 0 6 0.005` kullanın; V_{OUT} trace'i eklenir. Akım için V_{DD} kaynağının akımı (`I(Vdd)`) ya da NMOS'un `Id(M1)` izi alınır (LTspice'ta işareti kaynak tanımına göre eksi olabilir).
- BS170 kutuplama devresi için `.dc V1 0 12.75 0.01` ve trace olarak `Id(M1)` ile `V(g)`; x eksenini $V(g)$ yapın. İmleç (cursor) ve seri numarası kuralı için Deney 1 rehberine bakın.
- Micro-Cap'te hazır MOSFET modelleri kütüphanede vardır; ancak föydeki modeli kullanmanız isteniyorsa `.model` satırlarını *Text* olarak şematiğe ekleyin.

Menü adlarını kendi programınızda doğrulayın; bu ortamda LTspice/Micro-Cap yoktu, netlistler `spice/` klasöründedir (ngspice sözdizimi; LTspice'ta `File→Open` ile açılabilir).

6 SIK SORULABİLECEK SORULAR

S: MOSFET'te kapı akımı neden sıfır?

C: Kapı oksitle yalıtılmıştır; DC'de akım geçmez. Bu yüzden gerilim bölücü yüksüzdür.

S: Doyma bölgesinde neden V_{DS} akımı etkilemiyor?

C: Savak ucunda kanal sıkışmıştır; akım kanalın kaynak ucundaki yük miktarı ($V_{GS} - V_{TH}$) tarafından belirlenir. (Gerçekte λ ile çok az eğim vardır.)

S: Evirici neden $V_{DD}/2$'de değil de 2,2 V'ta anahtarlıyor?

C: NMOS ≈800 kat güçlü. Eşitlenmiş eviricide PMOS'un genişliği büyütülür.

S: Neden evirici durgun hâlde akım çekmiyor?

C: Daima seri yoldaki iki transistörden biri kapalıdır.

S: BS170 ile BS250 yer değiştirirse?

C: Bacak sırası ters olduğundan fark etmeden S ve D'yi tersine bağlarsınız; gövde diyodu iletir, devre çalışmaz.

S: V_{TH} yayılımı neden önemli?

C: Şekil Şekil 2.3.1: $V_{GS}=3$ V'ta $V_{TH}=0,8$ V'luk bir parça 174 mA, 3 V'luk bir parça 0 mA verir.

7 AKLA GELEBİLECEK EK SORULAR ("YA ŞÖYLE OLSAYDI?")

Bu bölüm, deney sırasında ya da sözlü/quiz anında akla gelebilecek ihtimalleri sayısıyla cevaplar. Hepsi bu klasördeki modellerle hesaplanmış ya da veri sayfasından alınmıştır; kendi başıma kabul ettiğim bir sayı varsa belirtilmiştir.

S: V_{DD}'yi 5 V yaparsam eviricinin eşiği nerede?

C: Formül (λ ihmal): $V_M=2.16$ V (6 V iken 2.20 V). NMOS çok güçlü olduğundan eşik besleme gerilimine neredeyse hiç bağlı değildir; hâlâ NMOS eşiğinin biraz üstündedir.

S: V_{DD} = 2 V yapsam evirici çalışır mı?

C: Çalışmaz: PMOS'u açmak için $V_{SG}>1$ V, NMOS'u açmak için $V_{GS}>2,1$ V gerekir; 2 V'ta NMOS hiçbir giriş değerinde tam iletmez, çıkış 0 V'a çekilemez.

S: BS170 ile BS250'nin yerini değiştirirsem?

C: NMOS yerine PMOS, PMOS yerine NMOS kaynağa bağlanır: kaynak-kapı polaritesi tersine döner, çıkış hiçbir girişte mantıklı değildir ve gövde diyotları iletebilir. Bu yüzden bacak sırası (D-G-S ve S-G-D) kritik.

S: Giriş sinyalini 0–6 V yerine 0–3 V verirsem?

C: Girişin tepesi 3 V, NMOS eşiği 2,1 V: çıkış 6 V ile ~0 V arasında yine geçer ama NMOS'un sürülmesi zayıf kalır (aşırı sürme 0,9 V); geçiş bölgesi yüksek frekansta yavaşlar.

S: Kutuplama devresinde BS170'in eşiği 3 V olan bir parça takarsam?

C: $V_{GS}=3$ V altında kapı gerilimi yetmez: tabloda V_1 değerlerini yeniden ayarlamanız gerekir. Örneğin $V_{GS}=3$ V sütununda akım 36.0 mA olmaz, 0 olur. Veri sayfası aralığı (0,8–3,0 V) bunu açıkça söyler.

S: Neden akım tepesi tam V_M'de değil?

C: Tepe, iki transistörün de doymada olduğu ve PMOS'un sınırladığı noktadadır; rapordaki tabloda tepe 2,2 V civarında (SPICE) görünür, V_M ise çıkışın girişe eşit olduğu noktadır. İkisi farklı sorulardır.

S: LTspice'ta bu modeller sorunsuz mu çalıştı?

C: Evet: föydeki iki `.model` satırı LTspice'ta olduğu gibi (RG, RB, Rds, Tt dâhil) hatasız koştu; ngspice'ta bu parametreler desteklenmediği için çıkarıldı ve DC sonuç farkı 0,02% mertebesinde kaldı.