

自傳

我在交大資工系的求學歷程，如同我所熱愛的長號演奏，起初雖從基礎的音符與指法學起，但在不斷的練習與挑戰中，我逐漸掌握了複雜的樂章，並從中找到屬於自己的獨特聲響。在大學四年中，我深深著迷於硬體架構的精巧設計與其背後所蘊含的強大潛力，尤其在加解密硬體架構及量子計算領域，我發現了將硬體效率與資訊安全完美結合的無限可能，這也驅使我申請本所，期許能在交大資工所頂尖的學術環境中，進一步深耕於這些前瞻性研究。

學術背景與硬體熱忱

回顧我的大學學業成績，整體修課平均維持在 3.69，這不僅反映了我對學術的投入，更凸顯我在硬體相關課程的卓越表現。在大一、大二時，我便對計算機組織與數位邏輯設計產生濃厚的興趣，透過「數位邏輯設計與實驗」及「計算機組織」等課程，我紮實地掌握了組合邏輯與循序邏輯電路的設計原理，並在實驗課中，首次接觸到 FPGA 實作。這些初期經驗，讓我意識到硬體設計不僅是理論推導，更是將抽象概念轉化為實際運作系統的藝術。

升上大三後，我選修了「數位積體電路設計」與「超大型積體電路設計」，這兩門課程為我的硬體知識體系打下堅實基礎。在「數位積體電路設計」中，我學會了使用 Verilog HDL 進行電路描述，並透過 Synopsys Design Compiler 進行邏輯合成，利用 Cadence Virtuoso 進行版圖設計。我深刻理解了時序分析、功耗優化、面積壓縮等關鍵指標對晶片效能的影響。課程專題期間，我與組員一同設計了一個 8 位元的 RISC-V 處理器核心，我們從指令集架構定義、RTL 設計到功能驗證，全程參與。為確保處理器能高效執行，我們在 pipelining 設計上投入大量精力，最終成功地在 Altera Cyclone IV FPGA 上實現，並通過多組測試程式的驗證。這項專案讓我第一次體會到從零開始構建複雜硬體系統的成就感，也意識到系統測試的重要性，因為一個微小的時序問題都可能導致整個系統崩潰。

密碼學硬體與個人專題

我對加解密硬體架構的興趣，起源於大三上學期修習的「密碼學原理」。這門課讓我對資訊安全背後數學原理與演算法之美深深著迷。課程中，當學習到 AES、RSA 等非對稱加密演算法的理論時，我便開始思考如何在硬體層面實現這些複雜的計算，以達到更高的效率與安全性。

缺乏研究室的機會，我決定透過課程專題與個人 side project 來彌補。在「數位積體電路設計」的期末專題中，我主動選擇了「AES-128 硬體加密模組」作為挑戰。我負責設計模組的 RTL 架構與控制邏輯，並使用 Verilog HDL 進行編寫。為了達到高效能，我採用了多級管線化 (pipelining) 設計，將 AES 加密過程中的輪函數分解，使其能同時處理不同階段的資料。此外，我還引入了查找表 (Look-up Table) 來加速 S-box 運算。透過 Xilinx Vivado 工具進行綜合與實作，最終在 Xilinx Artix-7 FPGA 上驗證，該模組在 125 MHz 的工作頻率下，達成了約 1.5 Gbps 的加密吞吐量，並成功通過 NIST 推薦的測試向量。這次經驗讓我深刻理解到密碼演算法在硬體實現上的挑戰與優化技巧，也才意識到資源限制與效能之間的權衡是硬體設計中不可避免的難題。

在大三下的空檔，我進一步自學了輕量級密碼學 (Lightweight Cryptography) 的相關知識，並嘗試在個人專案中，以 Verilog 實作了 PRESENT 演算法的硬體加速器。我特別關注於如何最小化邏輯閘數量與功耗，這對於物聯網 (IoT) 裝置等資源受限的應用至關重要。我透過不斷調整架構，並使用 Synopsys DC 進行功耗與面積分析，雖然最終版本仍有優化空間，但這讓我對低功耗密碼硬體的設計原則有了初步的認識。

量子計算的啟蒙與探索

除了傳統密碼學硬體，我對量子計算的未來潛力也充滿了好奇。大二下學期，在修習了「線性代數」與「離散數學」後，我對量子力學中疊加態與糾纏的概念產生了強烈的興趣。我利用課餘時間，大量閱讀科普書籍與線

上資源，初步理解了量子計算的基本原理。

大三寒假，我利用 IBM Qiskit 平台，開始我的量子計算自學之旅。我從最基礎的 Hadamard 門、CNOT 門開始，逐步實作了 Deutsch-Jozsa 演算法和 Grover's 搜尋演算法的簡化版本。我還嘗試了建構一些基本的量子電路，例如量子傅立葉變換 (QFT)，並在模擬器上觀察其輸出結果。這些實作讓我第一次體會到量子位元獨特的運算模式，並深入了解了量子態如何透過邏輯閘進行轉換，以及量子糾纏在演算法中的關鍵角色。透過這些經驗，我開始思考，當量子計算技術成熟時，如何設計高效能的量子安全密碼學 (Post-Quantum Cryptography, PQC) 硬體，以抵禦未來量子電腦的威脅，這也將成為我未來研究的重要方向。

管樂團的磨練與成長

除了學術上的追求，我大學四年來一直活躍於交大管樂團，擔任長號手。音樂對我而言，不僅是興趣，更是磨練心性與培養團隊精神的重要場域。管樂團的排練與演出，要求高度的專注力、紀律性以及與團員間的默契。我曾在校慶音樂會中擔任小組首席，負責協調長號聲部與其他銅管聲部之間的配合。這段經歷讓我學會了如何在壓力下保持冷靜，如何在複雜的樂譜中找出自己的定位，以及如何與不同聲部的團員有效溝通，共同完成一場完美的演出。這些能力，我相信在未來研究室的團隊合作中，將會是寶貴的資產。

選擇交大資工所的動機

我選擇申請交大資工所，特別是資工系，是因為本系在硬體設計、積體電路與資訊安全領域，擁有國內外頂尖的師資與完善的研究資源。身為交大校友，我深知這裡濃厚的研究氛圍與卓越的學術表現，這使我對留在本校攻讀碩士充滿信心與期待。

我的研究興趣明確地聚焦於加解密硬體架構與量子計算的交叉領域。我期盼能在本所，結合現有硬體設計的堅實基礎，深入探索高效能、低功耗的量子安全密碼硬體實作，以及量子錯誤修正碼的硬體架構設計。我特別關注於本系在 VLSI 設計、電腦架構與資訊安全等領域的卓越研究團隊，相信能在這些領域找到契合的指導教授，並在他們的指導下，將我的學術熱情轉化為具體的科研成果。

展望未來，我希望能夠在交大資工所的兩年碩士學程中，不僅深化專業知識，更能培養獨立思考與解決問題的能力，最終將我的研究貢獻於資訊安全與未來計算技術的發展。我堅信我的學術背景、對硬體的熱情以及對前瞻科技的探索精神，使我成為交大資工所的理想人選，我已準備好迎接挑戰，為本所帶來活力與貢獻。

讀書計畫

進入交大資工所攻讀碩士學位，我為自己設定了一套清晰且有條理的學習與研究計畫，旨在深度探索加解密硬體架構與量子計算領域，並最終完成具創新性的碩士論文。我計畫將碩士生涯分為短期、中期與長期目標，循序漸進地達成我的學術抱負。

短期目標 (碩士班第一學年，113-1 學期至 113-2 學期)

這一年將是打穩理論基礎、適應研究生活、並確定研究方向的關鍵時期。

1. 深化專業知識與補足背景：

- **密集修課：**我計畫在第一學年修習至少 18 學分的課程，主要集中在以下幾個方向：
 - **密碼學相關：**選修「高等密碼學」、「應用密碼學」等課程，深入學習數論、橢圓曲線密碼學 (ECC)、格點密碼學 (Lattice-based Cryptography) 等進階理論，特別關注量子安全密碼學 (PQC) 的各類候選演算法及其數學基礎。
 - **硬體設計相關：**選修「高等電腦架構」、「VLSI 設計與實現」、「硬體安全」等課程，學習進階的晶片設計流程、時序收斂、低功耗設計技巧，並了解硬體木馬、側通道攻擊與其防

禦機制。

- **量子計算入門**：若有開設「量子計算導論」或「量子資訊」相關課程，我會優先選修；若無，則會更深入地自學，利用線上資源如 Coursera 上的量子計算課程，並持續精進 IBM Qiskit 的實作能力，目標是能理解與實作 Shor's algorithm 及 Grover's algorithm 的完整流程。
- **論文閱讀**：積極閱讀 ACM/IEEE T-CAD, TC, TVLSI, DAC, ICCAD, CHES, DATE 等頂級會議與期刊上關於密碼學硬體、硬體安全、以及量子計算硬體實現的最新論文，追蹤技術前沿，了解當前研究熱點與未解決的挑戰。

2. 融入研究室與尋找指導教授：

- **參與實驗室活動**：主動參與本系相關研究領域的實驗室會議、專題討論與研討會，了解各實驗室的研究方向、氛圍與資源。
- **拜訪教授**：在對實驗室有初步了解後，我將積極拜訪在加解密硬體、硬體安全或量子計算領域有研究的教授，表達我的研究興趣與過去經驗。我希望能在此找到能指導我將硬體設計與密碼學/量子計算結合的教授，例如專注於高效率密碼硬體實作、安全處理器設計或量子電路最佳化等方向的老師。
- **熟悉工具**：進入實驗室後，快速熟悉實驗室常用的 EDA 工具（如 Cadence Virtuoso, Synopsys Design Compiler, PrimeTime, VCS）以及 FPGA 開發套件（如 Xilinx Vivado, Vitis HLS）和驗證環境。

- 3. **小型研究專案啟動**：在選定指導教授後，我將與教授討論並開始進行一個小型的研究專案，可能是對某個 PQC 演算法的硬體實現進行初步探索，或是針對現有密碼硬體的某個部分進行優化與分析，以此熟悉研究流程與方法。

中期目標 (碩士班第二學年，114-1 學期至 114-2 學期)

這一年將是研究成果產出、論文撰寫的衝刺階段。

1. 專注論文研究與實作：

- **確立研究主題**：結合短期目標的學習與小型專案經驗，與指導教授共同確立碩士論文的具體研究主題。我目前傾向於以下方向：
 - **高效量子安全密碼學 (PQC) 硬體實作**：研究如何將格點密碼 (Lattice-based Cryptography) 或基於雜湊的簽章 (Hash-based Signatures) 等 PQC 演算法，在 ASIC 或 FPGA 上實現最佳的效能 (throughput)、功耗與面積。例如，專注於 FrodoKEM 或 Dilithium 演算法的數乘模組與多項式運算的硬體加速。
 - **輕量級加密硬體的側通道攻擊防禦**：研究在資源受限環境下，如何設計具備抗側通道攻擊能力 (如功耗分析攻擊) 的輕量級密碼硬體。
 - **量子錯誤修正碼的硬體架構探索**：探討表面碼 (Surface Code) 或其他量子錯誤修正碼在物理層面的硬體實現方案，以及如何設計高效的解碼器。
- **系統設計與實現**：根據選定的主題，進行詳細的硬體架構設計、RTL 編碼、邏輯合成、佈局繞線，並利用模擬器進行功能驗證與時序分析。針對 PQC 硬體，我將特別關注其數論運算元的硬體最佳化。
- **實驗與評估**：在 FPGA 開發板或模擬環境中進行實作與驗證，並對設計成果進行嚴格的效能、功耗、面積分析與安全性評估，與現有研究成果進行比較。

2. 論文撰寫與發表：

- **定期報告：**定期向指導教授與實驗室成員報告研究進度，接受意見與建議，不斷修正研究方向與方法。
- **撰寫論文：**根據研究成果，逐步撰寫碩士學位論文，確保研究的嚴謹性與完整性。
- **投稿發表：**將具備創新性的研究成果整理成學術論文，目標投稿至相關領域的國際會議 (如 CHES, HOST, DAC, ICCAD) 或期刊 (如 IEEE TC, TVLSI, TIFS)，積極與學術界交流。

長期目標 (碩士畢業後)

完成碩士學位後，我對未來的發展充滿期待，並有兩種主要方向：

1. **攻讀博士學位：**如果碩士期間的研究成果豐碩，且我對學術研究保持著高度熱情，我將考慮繼續攻讀博士學位，在加解密硬體或量子計算領域進行更深入、更具突破性的研究。我期許未來能成為該領域的頂尖研究者，為台灣乃至全球的資訊安全技術發展貢獻心力。
2. **投入產業研發：**若選擇進入業界，我希望能夠加入頂尖的半導體公司、資安公司或研究機構的研發團隊，從事與安全晶片設計、密碼加速器開發、或量子安全硬體相關的工作。我期待能將在交大資工所學習到的專業知識與實作經驗應用於產業中，參與開發下一代安全高效的計算系統。

結語

我深信交大資工所提供的豐富資源與卓越師資，將是我實現這些學術與職涯目標的最佳平台。我已經準備好投入百分之百的熱情與努力，為本所的研究貢獻我的所學與創意。我期待能成為貴所的一份子，與師長同學們共同探索資訊科技的無盡前沿。