

自傳

您好，我是陳冠宇，來自成功大學電機工程學系。我一直以來對硬體設計與電子設計自動化（EDA）的領域抱持著濃厚的興趣，也深知這個領域是現代科技發展的基石。在大學四年的學習中，我的學業成績表現穩定，修課平均維持在 4.16，這讓我有信心能夠面對研究所更具挑戰性的學習。

在成大電機系期間，我紮實地學習了電路學、電子學、數位邏輯設計等基礎課程，這些都是我理解硬體運作原理的根基。大三時，我進入了「前瞻積體電路設計實驗室」，這是我首次有機會將書本上的知識應用到實際研究中。在實驗室裡，我參與了一個關於靜態時序分析（Static Timing Analysis, STA）工具優化的專案。這個專案的目標是開發一個輔助程式，能夠自動化分析大型晶片設計的時序路徑，並找出潛在的延遲問題。

我的主要任務是協助建構分析引擎的核心模組。我使用 C++ 語言，結合了 Verilog 網表解析技術，嘗試處理數百萬閘的電路資訊。在這個過程中，我學到了許多關於圖論演算法和資料結構的實用知識，例如如何有效率地儲存和遍歷電路圖。印象很深的是，我們最初的版本在處理大型設計時，記憶體使用量和執行時間都非常不理想。我花了很多時間去研究不同的演算法和資料結構優化方案，並嘗試了利用 Synopsys PrimeTime 的輸出格式來驗證我們工具的正确性。雖然最終沒有完全取代商業軟體，但透過這次經驗，我對 EDA 工具的內部原理有了更深的體會，也更清楚了解設計自動化在硬體開發中的重要性，尤其是如何將複雜的硬體問題轉換為可計算的軟體演算法來解決。我從中學到不僅是寫程式，更是如何思考系統性的問題與除錯。

除了學術研究，我也有著戶外運動的愛好。大學期間，我參加了登山社，並多次前往台灣高山進行野外求生訓練。這些經歷讓我學會了如何在變幻莫測的環境中保持冷靜，以及團隊合作的重要性。在野外，每一次的決策都關乎安全，這讓我養成了細心規劃和應變的習慣，這些特質也潛移默化地影響了我對技術問題的分析與解決方式。雖然這與我的專業看似無關，但我認為，能夠在壓力下條理分明地思考，對於工程領域也是一項寶貴的能力。

我深刻體會到，儘管我的背景是電機系，但我對於資訊工程中如何將演算法應用於硬體設計與優化有著強烈的求知慾。隨著半導體製程越來越複雜，硬體與軟體之間的界線也日益模糊，我渴望能夠進一步提升自己在資工領域的知識與技能，尤其是在高速運算、演算法最佳化方面，期待能結合我在電機系的硬體基礎，探索更多可能性。這也是我選擇申請貴系的原因，我希望能繼續在這個領域深造，為未來的科技發展貢獻一份心力。

讀書計畫

我期待在進入交通大學資訊工程學系研究所後，能有系統地深化我的專業知識，並將電機領域的背景與資訊工程做更緊密的結合。我將依據短、中、長期的規劃來逐步實現我的目標。

短期目標 (第一學年) 在入學初期，我會積極適應研究所的學習節奏，並專注於補強資工領域的基礎知識。我計畫選修一些對我來說相對缺乏的課程，例如「演算法設計與分析」、「資料結構」、「高等作業系統」等，以確保我的資訊科學基礎足夠紮實。此外，我也會主動參與實驗室的專題討論，盡快熟悉實驗室的研究方向與方法。我特別希望能了解資工領域如何應用於優化硬體設計流程，例如透過機器學習提升 EDA 工具的效能。我也會嘗試利用修課或自學的方式，熟悉 Python 等在資工領域常用的程式語言與工具。

中期目標 (第二學年) 待基礎穩固後，我希望能更深入地投入到我的研究主題。鑑於我的電機背景與對 EDA 的興趣，我希望能夠朝向「智慧型硬體設計方法」或是「高效能運算於積體電路設計」等方向發展。我會積極選修相關的進階課程，例如「機器學習」、「深度學習概論」或是「平行處理與高效能計算」，並嘗試將這些新興技術應用於硬體設計自動化的優化上。例如，探索如何利用機器學習模型來預測晶片設計中的潛在時序瓶頸，或是優化佈局繞線的效率。我會與指導教授討論具體的研究課題，並著手進行論文研究，希望能產出具有一定創新性的成果，並且嘗試將研究成果發表於國內外的學術會議。

長期目標 (未來展望) 完成碩士學業後，我希望能夠將我在電機與資工領域所學融會貫通，成為一個具備跨領域視野的工程師或研究員。我深信，硬體設計與資訊工程的結合是未來科技發展的重要趨勢。我希望未來能夠投入到半導體設計或相關的軟硬體整合產業，將我所學應用到實際的產品開發或技術創新中。無論是繼續攻讀博士學位，或是進入業界服務，我都會持續關注 EDA、高效能運算以及人工智慧等前沿技術的發展，並努力學習新的知識，期望能在這個充滿挑戰的領域中持續成長與貢獻。