C0 交付状态：工程评审版，不能直接下单

生产放行：否。未完成项明确如下；软件测试、静态封装检查和STEP重读均不等于整机实测。

项目	状态
原生KiCad电气工程	工程重建完成，未生产放行
全部PCB	未完成
ERC零错误	未完成
DRC零错误与整板电气一致性	未完成
可下单Gerber/顶底锡膏/分钻/IPC356/CPL	未完成，未发布C0生产CAM
叠层说明	候选要求已列；板厂压合表未确认
BOM/大陆采购入口/删除与差异表	工程询价版已完成；HOLD未放行
固件源码和HEX/协议	主机验证通过；台架候选，未上新板
ISO7888 nLF成品温补	未完成；正式因子缺失， κ 25默认无效
STEP与装壳截面	前板裸板与假设包络完成；全机适配未完成
接线图	接口约定已完成；未实物联线验证
原始ADI资料	Rev A官方PDF/BOM/Gerber/固件包归档；原生ADI CAD ZIP未取得
实物精度/温升/耐压/EMC/密封	全部未验证

总工程ERC原始计数：错误1、警告1、未连接0、原理图一致性差异0；报告：hardware/native/erc.json

前板最新DRC原始计数：错误0、警告67、未连接70、原理图一致性差异0；报告：hardware/frontend/drc_selected_draft.json

ADuCM360 7/18两稳压输出相连来自原图和数据手册要求，原始ERC规则冲突保留说明，未全局关规则或把输出谎称被动脚。

厂家当前可审图/询价，不得把原ADI或旧B0 Gerber作为C0下单文件。最终需全部CAD、器件料号、机械、布线及实验验收闭环后另发生产版本。

FW-EC-PROBE C0 工程评审资料

这是按新要求重建的工程评审版，尚不是可直接发板厂生产的定版资料。

本版替代旧 B0 大板、独立隔离板和 LT5400 转接片方案。只保留四电极电导率、四线 Pt1000 温度、温补与隔离 RS-485；提供两极兼容焊桥和最小 SWD 焊盘，不恢复显示、编码器、蜂鸣器、LED 或旧评估接口。

用户已明确选择保留原 Rev A 模拟链，取消原连续工作 ≤30 mA 限制；外壳依据为随包 HR8033 原手册。没有把附件外径当内径，也没有用不明系数冒充 ISO nLF。

已完成到什么程度

- 原 ADI BOM 197 位号逐项覆盖：保留158、删除39，所有删件不进入新板采购表。

- 完整逐脚转录合并到原生 KiCad 电气工程；总工程210位号，前板165、后板45。新供电/隔离器件列独立变更与来源。

- 前板已生成16.5×105mm、四层1.0mm的真实封装 PCB 布局草案；元件横向包络检查通过，含接头的轴向包络约108.905mm。选定草案有1722条铜线段、186个过孔，仍有70项缺线及67项警告；原理图一致性差异为0。DRC没有通过，不能生产，实际计数见随包报告。

- 固件含 HR8033 兼容整数寄存器、扩展浮点寄存器、9600 8N1 默认、120ms可配置稳定等待、32档校正表与有校验/限频的 Flash 参数存储。主机软件验证通过；HEX 是 Rev A 引脚台架候选，没有上新板验证。

- 采购 Excel/CSV 覆盖电子料与探头、标准液、温浴、参考仪器、外壳和焊接工具耗材。未核实型号、商城 SKU、库存、价格和证书能力的行明确 HOLD/UNVERIFIED。

- 前板裸板 STEP、假设高度包络 STEP、截面及空间分析已输出；模型不等于现有外壳适配证明。

仍未完成，不能作为投产依据

1. 后板 T201 变压器真实机械图/物理脚号、L202 准确焊盘、U203 当前 RD-8-4 裸露焊盘图未核实；后板PCB、完整两板装配模型和生产CAM未完成。

2. 前板的全部布线及整套 ERC/DRC 零错误尚未完成。原生 ERC 保留 ADuCM360 7/18 两稳压输出相连的真实规则冲突；原图及数据手册要求两脚相连，未通过伪造引脚类型或关闭检查来得到0。

3. 现壳体的内径、电子仓净长和端头占用没有厂家制造图；约109mm前板后只剩约19mm外部跨度，仍须装后板和尾接头，现布局不能声称已适配HR8033。

4. 正式 ISO 7888 天然水 nLF 因子仍缺， κ 25默认无效并置标志；对应HR整数寄存器返回FFFFFFFF。该成品温补功能未完成。

5. R13/R47与8只衰减电阻的合格完整订货码、完整探头型号仍待定标；不能按旧原料号购买后宣称满足升级精度。

6. 电导率±0.5%、温度±0.05 ° C、整机≥1kV隔离、温升/防水/EMC、极化和120ms建立时间均没有实物验收结果。

文件目录

目录/文件	内容与用途
references/	用户最终要求、HR8033原手册；ADI Rev A官方原理图/BOM/Gerber/固件原始包及SHA256
hardware/native/FW_EC_PROBE_C0.kicad_sch	全210位号电气重建总工程，含AFE/core/power三页；不是已完成总PCB
hardware/frontend/	前板165位号原生SCH/PCB、封装、坐标/包络、真实DRC与布局状态；DRAFT
hardware/power/	后板45位号逐脚候选、原厂资料、已核封装/未核清单；native/为独立电气SCH工程，无后板PCB
hardware/afe_reference/	官方模拟页逐脚转录、保真检查、保护环和清洗涂覆约束
hardware/core_reference/	MCU/RTD/激励/原±15V供电转录；39删件清单与原BOM覆盖核查
bom/	更新Excel、逐位号/合并采购/全项目外采CSV、删除/差异表；为工程询价版
firmware/	C源码、台架候选HEX/ELF/BIN/MAP、寄存器CSV、Modbus主机工具、主机测试与构建记录
compensation/	nLF表装载、来源/CRC校验与插值；真实生产因子未配置

目录/文件	内容与用途
mechanical/	STEP/FreeCAD、截面图、假设高度表及STEP重读验证；未证明全机可装
docs/	接线图、交付状态与工程评审PDF
assessment/	功耗、误差预算、HR手册矛盾、机械依据、固件独立复核和nLF来源检索
tools/	原生电气图/物料/接线/机械/评审包生成脚本

使用顺序

先读交付状态、未完成清单和BOM使用说明，再打开 KiCad 9 工程核图。厂家现阶段可做工程可制造性评审和器件询价；不要把本包、旧B0 Gerber或原ADI Gerber作为本C0成品下单文件。 本版没有生成假造的可生产Gerber、钻孔或DRC零错误证明。

调试读取精确电导率使用扩展float32。HR0006的整数 µS/cm在低端无法表达±0.5%精度；通信格式兼容不等于重现HR8033的水压/水位功能。主机端校准和配置步骤见 firmware/README.md。

重建与验证

固件：GNU Arm Embedded GCC，cd firmware && make test && make；可通过CROSS_COMPILE指定工具链，详见其README。测试通过只证明软件范围内的结果。

CAD生成依赖KiCad9，系统Python需有pcbnew绑定；机械脚本使用FreeCAD/Part，采购和评审文档使用 openpyxl/ReportLab/PyMuPDF。tools/generate_native.py生成总电气工程，generate_board_schematics.py分出前/后板电气工程；真实导出网表可用verify_cad_electrical.py逐脚比较。电气转录脚本从随包references/读取官方原理图和逐位号BOM，原厂模拟器件数据表另存references/analog_datasheets/。

不得把缺失的原ADI可编辑CAD伪装成已取得；随包新的KiCad文件为从官方PDF独立重建的工程草案。ADI原始授权条款随固件和原始资料保留。

C0 叠层与制造边界

当前仅有前板PCB布局草案，不能向厂家下生产订单。下述参数是候选，不是已与板厂确认的成品叠层。

项目	候选值
前板裸板外形	16.5×105mm；含接头的纵向元件包络约108.905mm
层数/板厚	4层，成品1.0mm目标；板厚公差须向板厂确认
铜厚	外层35μm、内层18μm为建议采购条件；实际压合表尚未取得
L1 / F.Cu	顶层信号、元件与局部电源回流
L2 / In1.Cu（G2）	第2层，前端模拟区域连续测量GND；具体铜区以当前PCB为准
L3 / In2.Cu（G3）	第3层，前部GND，后部独立PGND候选铜区；不得将两者改为电缆负极
L4 / B.Cu	底层信号、元件与局部回流
最小线宽/线距	0.10/0.10mm目标；电源和高电流回流须依负载加宽，不能一律0.10mm
最小过孔	候选孔0.20mm/盘0.45mm；板厂能力和阻焊处理待确认
封装	原模拟0805等保留；新增件可0402，无BGA/WLCSP；ADuCM360仍是带裸露焊盘LFCSP，需要回流工艺

完整介质厚度、FR4牌号/Tg、阻焊厚度、压合公差和表面处理尚待板厂叠层确认；没有把任意一套厚度数字当作板厂已承诺的压合表。裸板1.0mm不代表包含元件后的厚度，两个面均有元件，实际模型高度多为待核假设。

后板电缆域与电极域所有层目标保持≥4mm无铜带，完整布线、元件焊盘和装配后爬电距离尚未证明。后板未完成，不能把前板G2/G3网络描述套到后板并声称已验过隔离。

生产需待全部原生电气/PCB一致性、ERC/DRC、精密订货码、壳体与连接器几何完成后，由同一CAD导出Gerber、顶/底锡膏、PTH/NPTH分钻、IPC356、CPL和装配图。目前未提供这些最终C0制造文件。前板STEP和库坐标仅用于评审，不能代替整机可制造性批准。

C0 接线说明（接口约定，未放行生产）

图中位号属于 C0 新工程，不是旧 Rev A 下载口/接插件编号。图纸为电气接口约定，不能代替最终 PCB 装配图。

接口	引脚顺序	说明
J5 电导池	1 F+、2 S+、3 S－、4 F－、5 测量侧 GND	四电极外侧激励、内侧测压；5 不是电缆屏蔽壳
J3 Pt1000	1 Force high、2 Sense high、3 Sense low、4 Force low/bias	四根独立导线；4 不直接接地；采购时要求真正四线引出
J402 ↔ J202	1 VCC/5V_ISO、2 PGND、3 TX、4 RX、5 DE、6 /RE、7 过滤后3.3V、8 GND	内部逐脚连接；5/6 由同一 MCU 输出驱动；后板不额外短接2/8
J401 SWD	1 VTref、2 SWDIO、3 SWCLK、4 /RESET、5 GND	最小焊盘组，不是原20脚J4；VTref不能作为外部电源输入
J201 电缆	1红12 – 30V、2黄返回、3蓝485A、4绿485B、5屏蔽接壳	电缆电源和485均在隔离边界外侧；不可直接连测量地

四极模式：JP401/JP402 均开路。两极模式：两对桥均闭合，F+/S+ 接同一电极，F－/S－ 接另一电极。两种模式均须重新确认探头常数、频率/增益标定；软件不能代替实际短接。

终端 JP201 默认开路，仅处于总线物理端点时闭合，把120Ω接入A/B。A/B命名存在厂家习惯差异，整机联调以确认的差分极性/实际通信为准。

烧录器的USB地可能通过电脑地把测量侧重新接到外部设备，台架测试须把调试链路计入隔离检查。SWD不得作为跨隔离供电连接。先完成烧录、校准和复测，再做最终密封。

正式封装前仍需核对探头厂家线色、PCB第一脚标识、连接器防呆/高度、引线应力释放与整体防水。图中接口并未完成实物连通性验证。

C0 功耗与测温发热工程预算

状态：工程估算，未实测；不能据此批准投产。用户已选择保留 Rev A 模拟链并放宽原输入 30 mA 限制。后板候选已升级为 LT8631 5 V/1 A；保守模型电流约915 mA，名义余量约85 mA，热降额、启动及隔离级实际能力仍待验证，不据此发布生产 PCB。

架构与计算口径

12 – 30 V → 反接肖特基 → LT8631 5 V → ADuM4070 + JA4650-BL 隔离 6.525 V → ADP7104-5.0 → 原 ADP1613 ±15 V、ADP7118-3.3。ADM2763E 的电缆侧直接取 LT8631 的 5 V，逻辑侧取隔离 3.3 V。以 hardware/power/power_netlist.json 和 core/afe_reference 的当前电气网表为依据。

下表是 IC 静态功耗，均未包含输出负载。典型值来自所存原厂数据手册相应测试条件；预算列混合了手册最大值和明示的工程留量，不能把整列叫作保证最大值。±15 V 器件用 30 V 电源跨度计算，不能只乘 15 V。

位号 / 器件	典型 mW	预算 mW	依据与限制
U15,U18 AD8253ARMZ	273.000	318.000	per IC +IS 4.6 mA typ/5.3 max, -IS 4.5 typ/5.3 max; ±15 V；AD8253.txt:242-243
U19 ADA4627-1ARZ	210.000	225.000	7.0 mA typ, 7.5 mA max; 30 V rail span；ADA4627-1_4637-1.txt:214
U10,U13,U16,U21 ADA4638-1ARZ	102.000	126.000	0.85 mA typ, 1.05 mA max per amplifier; 30 V operation；ADA4638-1.txt:136
U14 ADA4000-1ARZ	40.500	49.500	1.35 mA typ, 1.65 mA max; ±15 V；ADA4000-1_4000-2_4000-4.txt:167
U9 ADA4077-2ARZ	24.000	30.000	two amplifiers, 0.4 mA typ; use 0.5 mA/amplifier allowance (±15 V table max 0.45 mA)；ADA4077-2.txt:145,224
U11 ADG1419BRMZ	1.000	3.000	allowance, not guaranteed: 58 µA typical at logic5 V; actual PWM logic3.3 V requires measurement; ignore near-zero rail-logic typical；ADG1419.txt:162-168
U17 ADG1211YRUZ	3.300	10.000	220 µA typ IDD at logic5 V; conservative allowance includes logic current uncertainty at3.3 V; no max given；ADG1211.txt:170-176,Fig11
U12,U20 ADA4528-2ARMZ	19.800	23.760	four amplifiers: use1.5 mA typ/1.8mA max from5 V table as3.3 V budget; measured3.3 V needed；ADA4528-1_4528-2.txt:196,267
U22 AD8542ARZ	0.297	0.429	two amplifiers:45 µA typ/65 max from5 V table as3.3 V allowance；AD8541_8542_8544.txt:124,177,230

±15 V 静态合计：653.8 mW 典型 / 761.5 mW 预算。仅两只 AD8253 与一只 ADA4627 已是 483 mW 典型 / 543 mW 手册表值组合；这不是完整 AFE 功耗。原 12 V × 30 mA = 360 mW，低于这三只芯片的典型静态需求，原连续 30 mA 目标不能与当前链路并存。此处是典型工程矛盾，不把典型值误说成器件保证最小值。

其他负载与转换损耗的显式假设

项目	典型场景	保守预算场景
激励、电阻网络、运放输出额外 ±15 V 负载	50 mW	150 mW；待按各增益、激励和短路保护实测
ADP1613 整级效率	80%	65%；均为设计假设，包含控制器/磁件/整流损耗
ADuCM360 3.3 V	8 mA	15 mA 留量；手册16MHz全外设典型5.5mA，Flash编程另典型7mA，非最大值保证
其他3.3 V及中点/RTD等负载	2 mA	5 mA；含200 µA激励的总供电留量
ADM2763E 逻辑侧	0.74 mA（10%发送，0.6mA接收/2mA发送典型）	8 mA（发送最大表值）
ADM2763E 电缆侧	15 mA（5mA静态+100mA动态×10%发送）	154 mA（9mA+145mA，在5V、54Ω、500kbps试验条件的保守组合）
ADP7118 静态电流	180 µA	320 µA；手册200mA负载行的留量，不重复计负载电流
额外5V偏置及未单列无源损耗	5 mW	15 mW

项目	典型场景	保守预算场景
ADP7104 静态电流	1 mA	1.6 mA；手册500mA负载行作留量
ADuM4070 整级效率	70%	55%；6.525V/此变压器无保证效率，含自身静态电流，不另加4/5mA重复计算
LT8631效率，12/24/30V	86/82/80%	78/76/74%；均为设计假设，不能用原厂曲线代替本板试验
输入反接二极管压降	0.35 V	0.55 V；实际型号温度/电流曲线待核

发送占空比由主机轮询/响应长度决定，10%仅用来给出一个可计算的典型工作场景，不是协议保证。500kbps重载电流用于保守电源留量，不意味着产品支持该波特率。没有以短路故障电流作为正常连续额定；短路需单独验证限流与温升。

计算：P5V_ISO = P±15/ η 1613 + 5×(I3V3 + IQ7118) + P5V_extra；P6.525 = P5V_ISO×6.525/5 + 6.525×IQ7104；P5V_CABLE = P6.525/ η ISO + 5×I485_bus；Pin = P5V_CABLE/ η buck × Vin/(Vin − Vdiode)。转换效率已含各自控制器电流。

节点	典型 W	保守预算 W
±15V负载，含额外输出留量	0.704	0.912
隔离5V总负载	0.970	1.596
隔离6.525V负载，含LDO损耗	1.272	2.093
隔离级一次侧5V需求	1.817	3.805
LT8631总5V输出需求	1.892	4.575

输入电压	典型输入功耗 / 电流	保守预算需求功耗 / 电流
12 V	2.266 W / 188.9 mA	6.147 W / 512.2 mA
24 V	2.342 W / 97.6 mA	6.161 W / 256.7 mA
30 V	2.393 W / 79.8 mA	6.298 W / 209.9 mA

LT8631 的 5V 电流需求：典型 378 mA，保守 915 mA；1A名义额定余量分别为 622 mA 与 85 mA。保守输入数值是依赖效率假设的需求预算，不是已通过的实测工作点。 原600mA候选因保守余量不足已退出；当前1A候选在该模型下名义余量约8.5%，仍须复核高温降额、启动、电感、变压器/隔离级与瞬态。若实测负载或降额不足，应增加功率余量，不削减原模拟链。

ADP7104 单独发热估算：典型 0.302 W，保守 0.497 W；6.525→5V 线性降压的理想效率仅76.6%。此LDO是为了隔离开关噪声/稳定5V，不能说它提高能源效率。ADuM4070表中5V→5V最大输出400mA最低规格不自动保证6.525V此组合的输出能力；JA4650-BL真实脚号、尺寸、磁件损耗未拿到，是单独放行阻碍。

温度精度与发热验证

电缆输入的大部分功率最终在探头、线缆及总线终端耗散。为保守热设计可先以全部输入功率作壳体发热上界，不得把它当已经测到的局部热源分布。下表仅演示 ΔT=P×Rθ 对未知热阻的敏感性，10/20/40K/W均为假设，不是HR8033壳体实测参数。实际浸水、灌封、流速和PCB离Pt1000距离会改变耦合。

假设整体热阻	典型30V输入功率温升	保守30V需求功率温升（未验证可连续提供）
10 K/W	23.9 ° C	63.0 ° C
20 K/W	47.9 ° C	126.0 ° C
40 K/W	95.7 ° C	251.9 ° C

Pt1000 自身在200 μ A时，0 ° C/50 ° C耗散约0.040/0.048mW。没有探头的水中自热系数，不能把这换算成已保证的温升。仅两点静态电阻标定不能消除PCB经金属壳传来的温差或热惯性。热源应放后段，Pt1000放电极前端并减少沿线导热；不能用软件固定偏移替代整机验证。

±0.05 ° C必须在最终探头/灌封/壳体上验证：0/10/25/35/50 ° C恒温浴，与溯源参考温度计同深度同流场；分别12/24/30V、空闲/最密轮询、各增益/频率；记录上电及变工况后的漂移与稳定时间，比较断电/低占空与正常供电的自热偏差。参考温度计、浴均匀性/稳定性及安装误差须进入不确定度预算。未做此实验前温度±0.05 ° C及电导率±0.5%均为目标。

已核与未核

已核：原厂BOM/电气网表里的IC数量和电源域；上述数据手册静态电流行；计算可由同目录build_engineering_assessment.py重现；原30mA冲突、原600mA候选保守不足及当前1A候选的名义余量。

未核：实际本板效率、各测量档输出/无源损耗、极限485发送占空、工作温度全范围电流、变压器封装/磁损、启动和短路、PCB散热、探头热耦合、整链准确度、EMC与整机隔离耐压。没有示波器/功耗仪/恒温浴试验记录。

C0 误差预算与验收方案（设计目标，尚未实测）

本文件分开记录指标、计算得到的边界和建议验收分配。下列分配不是器件保证值，也不证明整机已达到精度。新要求把 10 – 50 µS/cm 也收紧到 ±0.5% 读数；旧 B0 的该段 ±1% 不再是本版验收依据。

指标与输出的含义

- κ(T)：10 – 2000 µS/cm，目标最大允许误差 ±0.5% 读数。

- 温度：0 – 50 °C，传感器、导线、ADC、R13 和算法整链标定后目标 ±0.05 °C。

- κ25：按用户此前指定的 ISO 7888 天然水 nLF 补偿。正式因子表尚未取得，因此默认无有效 κ25；不能用猜测系数、KCl 标准液温表或固定 2%/°C 来冒充。

- nLF 适用性、天然水成分变化和温度误差另计。0 – 35 °C、60 – 1000 µS/cm 外置标志，不将 κ(T) 的测量精度自动延伸成整个量程的 κ25 精度保证。

- HR8033 的 0006 – 0007 是整数 µS/cm。四舍五入最大量化误差 0.5 µS/cm，在 10 µS/cm 时为 5%，50 时为 1%。小数精度验收必须使用扩展 float32 寄存器。

已能计算的电阻误差

四路衰减器保持原 7.5 kΩ / 1.2 kΩ，标称幅度比 0.16，仍保留原 24 Ω 和分别取样的 820 pF 反馈。每只电阻 0.05% 时，单路比值最坏初始误差约 0.1001%；电压和电流两条测量链的比值误差还可能叠加。每频率、每 Gv×Gi 的校准表用于修正可重复的固定比例误差。

每只电阻绝对 TCR ≤5 ppm/°C，并不等于比值 TCR ≤2 ppm/°C：单对最坏比值温漂约 10 ppm/°C；两测量链相除最坏约 20 ppm/°C。相对于校准板温偏移 25 °C 时，仅该项约 0.05%。同温、同朝向和远离热源有助于降低梯度，但不能代替温漂验证。

R47：1 kΩ、0.01%、≤2 ppm/°C。25 °C 板温变化产生的相对变化上界约 0.005%；初始偏差可被有效的增益校准吸收。R13 同级，4.99 kΩ、200 µA 时标称参考电压为 0.998 V。

Pt1000 在 25 °C 约为 1097.35 Ω，斜率约 3.879 Ω/°C。若 R13 相对校准温度变化 25 °C，其 50 ppm 相对变化可贡献约 0.0142 °C 等效测温变化。R13 的实际板温不是被测水温，须分别记录。

200 µA 连续激励时，Pt1000 在 0 – 50 °C 的耗散约 40 – 47.8 µW。自热偏差取决于探头实装耗散系数，不能由低激励电流直接宣布达标。为将该项控制在 0.01 °C 内，0 °C/50 °C 两端都应证明有效耗散系数至少约 4.8 mW/°C，或通过实测修正与验证。

建议的 κ(T) 验收分配

以下是需要通过实验满足的最大贡献分配，按绝对最坏贡献相加；不是将典型值 RSS 相加后宣称达到 ±0.5%。

项目	建议贡献上限（读数%）	必需证据
电导参考/标准传递	0.08	足够小不确定度的可溯源标准或参考仪器；证书
电极常数重复安装/转移	0.08	同一电极的多次清洗、浸深与标准液重复性
32 档校正后残差	0.07	两频率、全部可用增益对、跨档重叠点
衰减比值随板温变化	0.05	标定板温±25 °C内的温箱实测
R47 温漂	0.005	目标料号保证值与板温记录
ADC 非线性等残差	0.025	独立电阻模拟池多点扫描
噪声/短时重复性	0.03	实际输出周期下的原始数据统计
漏电/寄生/污染	0.04	干净、涂覆后、湿热老化后的低量程对比
电极极化/频率/线缆	0.06	真实四极探头、两频率与实际线长实验
合计	0.44	剩余 0.06% 作为未分配余量

10 µS/cm 的 0.04% 只有 0.004 µS/cm；K≈1 时等效约 4 nS，因此低端对残留助焊剂、潮湿、保护环和电缆寄生很敏感。四电极能减小接触阻抗影响，但不能消除这些误差。若实验达不到分配，应报告实际可达指标，不能删去失败点。

温度验收与设备

普通 Class A/AA Pt1000 未标定公差大于 ±0.05 °C。四线接法消除大部分导线电阻影响，并不消除传感器本体、参考电阻、ADC 和自热误差。至少进行 0、25、50 °C 的整链标定，并在中间独立点检验增益/偏移模型残差；不能用标定数据本身代替验证数据。

建议参考温度计的扩展不确定度不大于 0.01 °C，并验证恒温浴在探头与参考位置间的均匀性和稳定性。标定槽、参考仪器和标准电导液的证书应可追溯。普通 ±1% 的 84/1413 µS/cm 瓶装液可供通电调试，却不能单独证明 ±0.5% 整机精度。

最小验证矩阵

1. 电子链：500 Ω 至 100 kΩ 的可溯源模拟池，覆盖 10、20、50、100、190、200、210、500、1000、1413、2000 µS/cm 等效点；增益重叠、100 Hz/1 kHz 分别校准。

2. 实际水样：四电极探头、稳定浸深、排气泡，在接近 10、50、200、1000、2000 µS/cm 的样品与参考仪器比较，记录标准液实际温度与有效期。

3. 温度：0、10、20、25、30、35、40、50 °C 独立点；明确达到热稳定的判据与等待时间。

4. 热影响：相同水温下比较板断电、正常测量、485 高占空发送和输入 12/24/30 V，观察 Pt1000 与参考仪器差值；含静水与流动水。

5. 故障：RTD 开短路、传感线错接、两极跳线状态、失电/棕断、485 干扰、参数掉电保存、无 nLF 因子表及越界。

6. 隔离与环境：整机含 PCB、连接器、涂覆和壳体的耐压/绝缘电阻、湿热、浸泡密封与漂移测试。器件额定耐压不是整机试验结果。

本轮尚未执行上述硬件试验，精度、长期稳定性、防水、EMC 和整机隔离耐压均未通过实测验收。

HR8033 V0.41 协议参考审查

核对对象是用户提供手册，作为工程参考资料；以最新版C0要求和用户后续确认决定产品功能。C0只测电导率、温度并用RS485传输，最新电极要求是四电极K≈1、内置真四线Pt1000，并兼容两电极配对接线。手册中的水位、水压、盐度、密度、压力补偿、导气结构不是本产品功能，不复刻HR8033的厂家身份和性能宣称。兼容范围与拒绝照搬的项目详见HR_regs.csv；实际C0全部扩展地址以firmware/docs及firmware/README.md为准。

确认采用的线序与通信格式

红=电源正，黄=电源负，蓝=485A，绿=485B，屏蔽接壳体并按现场接地设计连接。电极域必须同时隔离电缆电源和485，不能因线色相同而连接两个地。A/B的电平极性仍应按实际收发器和主机确认。

默认9600bps、8N1。手册前面的通用RTU描述写11位字符（有校验），后面的明确出厂值是无校验1停止位，后者与用户C0要求一致。8N1每字10位；8O1/8E1/8N2每字11位。RTU帧间隔和UART配置必须同步变化，不能沿用B0固定8E1/11位的时间计算。

最小兼容功能为FC03读和FC10写。手册文字称“四种功能码”，表中仅列03/10，不能据此增加未定义的查询地址/读文件记录命令。CRC16在报文末尾低字节先发；16位寄存器的高字节先发。用户明确兼容的uint32电导值按高16位字在前。手册没有为所有浮点数建立一致可靠的字序，C0扩展float须独立明确字序，不能声称兼容未定义的HR浮点校准指令。

必须解决的手册矛盾

问题	手册证据	C0处理
参数地址矛盾	表3地址0130、波特率0132、校验0134；写例却用0013/0014	按用户明确要求和表3选0x0130/0x0132/0x0134，不自动接受0013/0014别名
寄存器重叠	电导零偏0133长度2，占0133和0134；0134又是校验	不复制0133校准寄存器。K、分档/频率校准、温度增益偏移均在C0扩展区
未定义波特率编码	表3仅说明1=9600	HR0132只接受已知1；其他速率只在独立文档的C0原生扩展编码提供，不能推断2/3等HR含义
温度示例算错10倍	表4定义int16/100，却写006C=10.80和FF94=－10.80	0x006C=108即1.08 °C，0xFF94=－108即－1.08 °C；±10.80应为0438/FBC8
默认串口与通用段落不一致	通用段写11位有校验，默认段与表3代码3明确8N1	C0默认8N1，模式可选0=8O1、1=8E1、2=8N2、3=8N1
功能码数量不一致	宣称四种，但仅列03/10	只以明确定义和C0需要为准
读例从机/数量文字不一致	文字写从机95及4寄存器，实际帧02/0003	不把文字与帧混合造例；实际请求为从机2读取3字
电导单位/补偿语义不全	表4仅写uS，未明确T或25 °C补偿	用户明确为整数 µS/cm的 κ25；扩展区同时给 κT/κ25并带状态
序列号长度矛盾及重叠	0161长度16寄存器却说明16字节；按16字会与0169日期重叠	不照搬身份区；C0用独立版本/标识
浮点描述/字序不可靠	密度0.998示例7CEE3F7F暗示低字先；其他行混写浮点与补码	不复刻旧浮点校准布局，C0统一明确IEEE754字序

校验代码来源明确：0奇校验、1偶校验、2无校验两停止位、3无校验一停止位（默认）。B0原生波特率0=9600/1=19200等与HR“1=9600”不同，必须分成不同编码域，不能只把旧变量映射到新地址。

B0的旧0x0002浮点 κ25占0x0002/0003、旧0x0006浮点原始电导占0006/0007，与HR温度0003和整数电导0006直接冲突。应整体迁移原生测量/参数区到C0扩展区；不能在相同地址叠加不同类型“别名”。未实现的水压水位地址不要返回虚构0，须按C0固件已定义的非法地址行为处理。

整数兼容输出的精度限制

HR电导兼容值用整数 µS/cm表示。四舍五入的单独量化误差最多±0.5 µS/cm（不含实际测量误差），相对误差上界为 0.5/κ ×100%：

电导率	量化误差上界
10 μS/cm	±5%
50 μS/cm	±1%
100 μS/cm	±0.5%
2000 μS/cm	±0.025%

因此兼容整数输出不能承载全10 – 2000 μS/cm的±0.5%精度目标；50 – 100 μS/cm处量化本身还可能吃完或超过原50 – 2000±0.5%目标。精度验收和新上位机必须读扩展float32的κT、κ25与有效/故障/nLF状态，不能通过偷偷改变兼容寄存器单位解决。温度兼容输出0.01 °C步进的量化误差为±0.005 °C，仍须和整链误差合并。

传感器故障、未校准、样本过期和nLF因子未可信启用时，不得以25 °C或陈旧κ25伪装有效结果。C0兼容寄存器无效哨兵与饱和标志属于本设计补充，不是手册原生定义，外机应配套读取扩展状态。不能宣称旧HR软件只读整数就能识别全部新故障。

例帧CRC独立核验

下列手册给出的字节序列CRC确实匹配，但有效CRC不证明其中地址和说明正确：

帧体（不含CRC）	CRC在线字节
02 03 00 01 00 03	54 38
02 03 06 FF FF FF FF 01 2A	B5 F5
5F 10 00 13 00 02 04 00 01 00 01	17 5F
5F 10 00 13 00 02	BD 73

本审查已核对文档表格、字节算术与CRC；没有与真实HR8033仪表或最终C0硬件做互操作试验。不能声称已通过HR8033软件/设备兼容认证。手册的30mA、IP68、电导1%FS、温度±0.1 °C是原厂原产品参数，不是本设计已验证数据。

HR8033 外形与 C0 装配约束核对

只核对用户提供的 HR8033 V0.41 手册外形图，源图为 references/image1.png。外形采用用户已选的 HR8033 资料；没有从图片像素反推尺寸，也没有把外径当内径。数据和 SHA256 见 mechanical_reference.json。

原图直接标注	可确认的含义
Φ30 mm	主管外径，未给内径或壁厚
210.20±1 mm	最前端至最后端基准的总长
186 mm	从前段后方另一个基准到最后端的轴向跨度，起点不是最前端
32 mm、26 mm	前部相邻两个轴向区段，合计58 mm
27 mm	尾部横向尺寸；不把它当轴向电缆接头占长或内径

按图上各轴向基准的关系，前端未计入186mm跨度的长度为 210.20 − 186=24.20mm。因此32+26=58mm从约24.2mm处起算，保留三个前部区段时末端约在鼻端后 24.2+32+26=82.2mm。这些是名义值运算；原图未给186/32/26公差，不能自行写成制造公差。

前部区段末端至最后端仅剩名义外部轴向跨度 210.2 − 82.2=128.0mm，里面还包括尾部外形和接线结构。这仍不等于电路板净腔长。不能用210 − 58 ≈ 152mm论证150mm PCB装得下。手册没有剖视图，前部电极结构是否容许电路板伸入也无法由外观确定。

未提供的内部数据包括：最小通孔内径、壁厚、密封台阶/止口、前端电极后座伸入长度、电缆接头内伸长度、实际干燥腔净长、导线焊接和转弯空间。Φ30外壳不能直接证明17mm板宽有余量。新四电极和内置四线Pt1000的组件与HR8033原件也不能默认具有相同后伸尺寸。

17mm上限应覆盖PCB、器件和焊点的横向投影，连接器、磁件和绝缘物不能伸出。双面PCB的截面约束还取决于板厚及两面高度。对居中的保守矩形包络，可用：

所需最小内径 ≥ sqrt(W ² +(h_top+t_pcb+h_bottom) ²) + 2×径向装配间隙

例如仅作算例，W=17mm、板厚1mm、正面4mm、背面2mm、径向间隙0.5mm时，所需内径约19.385mm。这里的高度和间隙不是已选器件/壳体规格，也不构成装得下的证明；实际STEP轮廓、偏心位置、绝缘和线束必须一起核对。

可交付已知外形的参考图、标有所需最小内径/所需净腔长的截面条件图和PCB真实高度包络。内部尺寸未知时，STEP和截面只能标“装配条件未验证”，不能标“已适配HR8033”“可直接加工壳体”或“已证明可装”。本核对不新增水压、水位或导气功能。

FW-EC-PROBE C0 | connection plan / engineering draft

Interfaces agreed; PCB routing, enclosure fit and assembled isolation are not released.

Wetted probe

4 electrodes, K about 1 / cm

Outer electrode F+

Inner electrode S+

Inner electrode S-

Outer electrode F-

Pt1000: four separate wires

- TF+ J3.1 Force high
- TS+ J3.2 Sense high
- TS- J3.3 Sense low
- TF- J3.4 Force low / bias

Sensor lead colours depend on the supplier.

Frontend / electrode domain

ADuCM360 + original Rev A AFE

J5.1 Force+

J5.2 Sense+

J5.3 Sense-

J5.4 Force-

J5.5 = isolated measurement GND
NOT the cable shield / metal shell

Two-wire mode: bridge BOTH pairs
JP401: F+ to S+; JP402: F- to S-
Leave both OPEN for four electrodes.

No Pt100 / 2-wire / 3-wire RTD mode.

Rear power + isolated RS-485

Cable side and electrode side separate

1: 5V isolated (VCC)

2: power return PGND

3: UART TX from MCU

4: UART RX to MCU

5: RS485 DE

6: RS485 /RE

7: 3.3V filtered

8: quiet return GND

J402 (frontend) <-> J202 (rear), pin-for-pin
Pins 5 + 6 share MCU P0.5. Do not short 2 + 8 here.

Minimum SWD pads: J401

1 = VTref 3.3 V; 2 = SWDIO; 3 = SWCLK; 4 = /RESET; 5 = GND

VTref is a debugger reference, not an external power input.

An earthed debugger can bypass electrode-domain isolation during bench work.

Burn / calibrate through the electrode side; verify the complete isolation setup.

Only conductivity, temperature and Modbus RTU. No LCD, keys, buzzer or LEDs.

External cable: J201


- 1 RED: +12 to +30 V DC
- 2 YELLOW: supply return
- 3 BLUE: RS-485 A
- 4 GREEN: RS-485 B
- 5 SHIELD: metal housing only

Default 9600 / 8N1. 120 ohm termination is optional.

Do not connect cable return / shield to electrode GND or PGND.

C0 mechanical review — ASSUMED HEIGHTS / ASSUMED ID

NOT enclosure fit signoff. Manufacturer heights, tube ID and usable cavity length are missing.




Outer diameter
30.0 mm — HR8033 drawing
Tube inner diameter
28.0 mm — ILLUSTRATION ONLY
Component heights
ALL provisional; BNX 9.5 mm unverified
Full rectangular envelope
16.50 x 20.00 mm
Bare geometric diameter
sqrt(W² + H²) = 25.928 mm
Radial assembly allowance
0.50 mm — design assumption
Minimum ID, rectangular bound
26.928 mm incl. allowance
Minimum ID, actual XY corners
24.881 mm incl. allowance
Excluded from the model
Wire bend, solder protrusion, support, coating
Fit verdict
UNVERIFIED; actual housing ID unavailable

PCB width 16.50 mm; thickness 1.00 mm. Height envelope: +9.50 / -9.50 mm.

Axial space check from the supplied outer drawing

82.2 mm is a drawing interpretation (24.2 + 32 + 26), NOT a measured electronics-cavity start.
Rear connector intrusion and the power-board length are unknown. No full assembly length is certified.

Front region interpretation: 82.2 mm





Outer overall length 210.20 ± 1 mm (manual)

Bare PCB 105.00 mm; with connector overhang 108.905 mm. Outer remainder 19.095 mm.


That remainder must still contain the rear board, connector intrusion, board gap, wiring and supports.


STEP labels distinguish actual PCB outline from ASSUMED_HEIGHT component envelopes and ASSUMED_ID28 tube.




U21
U16
U22
L5
L4
L3
SO_DOMAIN























FW-EC-PROBE C0 / ELECTRICAL DRAFT - NOT FOR FABRICATION

Original analog values and pin nets transcribed from ADI CN0359 Rev A.

Latest user change: retain continuous Rev A analog chain; relax 30mA limit.

Four EC electrodes + four Pt1000 wires; cable power and RS485 both isolated.

PCB routing / clearance / physical fit / metrology are separate acceptance checks.


HOLD precision MPNs and transformer mechanical data must not be treated as qualified.

ISO7888 nLF production factors missing: default k25 invalid, explicit status flag.

Sheet: /
File: FW_EC_PROBE_C0.kicad_sch


Title: FW-EC-PROBE C0 engineering draft

Size: A4	Date: 2026-10-22	**Rev: C0-DRAFT**
KiCad E.D.A. 9.0.2		Id: 4/4
























































































































































Engineering draft: PCB not released

Sheet: /afe/

File: afe.kicad_sch

Title: FW-EC-PROBE CO afe: electrical reconstruction

Size: A0 | Date: 2026-10-22 | Rev: CO-DRAFT

KiCad E.D.A. 9.0.2 | Id: 2/4

U8


RESET_I
V11
P11 SW
P10 Vcc
GND
GPIO_A31
GND
GPIO_A32
GND
GPIO_A33
GND
GPIO_A34
GND
GPIO_A35
GND
GPIO_B30
GND
GPIO_B31
GND
GPIO_B32
GND
GPIO_B33
GND
GPIO_B34
GND
GPIO_B35
GND
GPIO_B36
GND
GPIO_B37
GND
GPIO_B38
GND
GPIO_B39
GND
GPIO_B40
GND
GPIO_B41
GND
GPIO_B42
GND
GPIO_B43
GND
GPIO_B44
GND
GPIO_B45
GND
GPIO_B46
GND
GPIO_B47
GND
GPIO_B48
GND
GPIO_B49
GND











































































Engineering draft: PCB not released


Sheet: /power/

File: power.kicad_sch


Title: FW-EC-PROBE CO power: electrical reconstruction


Size: A0 | Date: 2026-10-22 | Rev: CO-DRAFT


KiCad 8.0.4, 9.0.2 | Id: 4/4





COMPANY: Analog Devices, Inc.			
PROJECT TITLE: CN0359			
DRAWN: Robert Lee	DATED: 10/5/2016	SIZE: B	SCHEMATIC TITLE: MAIN / REV: A
RELEASED: Robert Lee	DATED: 2014-11-01	SCALE: 1	SHEET: 1 OF 3





















COMPANY: Analog Devices, Inc.			
PROJECT TITLE: CN0359			
DRAWN: Robert Lee	DATED: 10/5/2016	SIZE: B	SCHEMATIC TITLE: POWER / REV: A
RELEASED: Robert Lee	DATED: 2014-11-01	SCALE: 1	SHEET: 2 OF 3



COMPANY: Analog Devices, Inc.			
PROJECT TITLE: CN0359			
DRAWN: Robert Lee	DATED: 10/5/2016	SIZE: B	SCHEMATIC TITLE: ANALOG / REV: A
RELEASED: Robert Lee	DATED: 2014-11-01	SCALE: 1	SHEET: 3 OF 3