淡水电导率／温度仪：自焊制板版 v0.2

本次已取得 ADI 官方 CN0359 Rev A 的完整三页主板原理图、BOM、四层 Gerber 和钻孔文件。不再用文章里的简化电路图替代主板制造资料。主板保持官方铜箔与孔位，装配时按本版 ECO 改值；另提供一块新设计的 35×35 mm、双层 3.3 V 电源小板，方便手焊、单独测量与隔离电源故障。

目标：淡水 10 – 2000 µS/cm、κ(T)＋温度，校准后 ±0.5% 读数。当前是完成文档与设计检查的研发样机资料，未做实物装配和标准液验收；不得把制板文件通过检查理解成已达到整机准确度。

给厂家的文件

- manufacturer/mainboard_4layer/checked_cam/：主板四层铜、双面阻焊／丝印、板框和明确小数点的公制钻孔。层对应和工艺要求见 manufacturer/发厂家_裸板要求.md。
- power_adapter/manufacturer/：35×35 mm 双层电源板 Gerber、PTH/NPTH 钻孔及锡膏层。
- sources/eval-cn0359-eb1z-padsschematic-reva.pdf：官方完整三页原理图，保留原始文件。
- assembly/自焊改动与接线.md：本次必须采用的电源接法和 R13 改值；优先级高于原图的装配数值。

主板和小板应作为 两个不同板号分别生产，厂家只做裸板，不代采购、不贴装。可以先各做 3 – 5 块留作焊接和调试备板，最终数量由你下单确定。请勿把小板 Gerber 和主板 Gerber 混成一个工程，也不要把内层当成另一块双面板。

自己采购和焊接

assembly/self_solder_bom.xlsx 是主板＋电源小板的采购表，含 DNP、改值、原型号和自焊难点。精密电阻以明确的阻值／公差／温漂规格询价；原厂旧料号保留作追溯，不能把旧料号当成已满足升级要求。

大部分阻容为 0805，运放和开关采用原 SOIC/MSOP/TSSOP 封装。ADuCM360 是 7×7 mm、0.5 mm 间距 LFCSP，底部 EP 必须焊接接地，需要锡膏、受控热风／回流及放大检查；普通电烙铁无法保证底部焊盘。主板官方资料没有锡膏层，开主板钢网前须由 CAM 按器件焊盘核对，不能盲用阻焊层做钢网。小板提供独立锡膏层。

LCD 与其连接器、编码器与旋钮已拆成独立采购项；这些旧型号及特殊连接器的现货尚未核实，采购前先确认。不要只按“ 12864 ”或“ 0.5 mm FPC ”买外观相近的替代品。

本次保留的余量

1. 电源小板使用额定 1 A 的 ADP3338，但按 200 mA 连续目标设计并验证散热，300 mA 仅作为短时实测目标；不会把芯片额定电流当成整板全温能力。输入采用稳压 5.0 V±2%，建议准备有电流限制的 5 V／1 A 台架电源。

2. 电源板输入、输出都有可拔跳帽，预留接电流表与分段上电的位置；有独立地测试孔及两面输出散热铜，安装用绝缘支柱。SOT-223 散热片接 3.3 V，不接地机壳。

3. 主板保留原有 1/10/100/1000 增益、两极／四极电导接口、四线 RTD、RS-485 和 20 针调试口。首版只验收既定淡水量程；保留硬件能力不等于扩展量程已经验证。

4. 保留原图的晶振／电容 DNP 焊盘供后续受控调试。高阻模拟输入不额外挂未选型保护器件或备用电阻，以免泄漏、电容和污染吃掉精度预算。

5. 已存在的焊盘和本次小板余量都是真实制造文件的一部分；没有声称在原主板 Gerber 上新增通用 GPIO 排针或不存在的测试点。

看图顺序

先看 assembly/自焊改动与接线.md 与 power_review.md，再看官方三页图：第 1 页 MCU／LCD／接口，第 2 页电源与激励，第 3 页模拟测量链。配套固件使用 freshwater_lowheat，R13 必须实际为 4.99 kΩ；原板 1.5 kΩ 或 baseline/freshwater 固件不与这版改值混用。

完整四相采集约 2.4 秒，台架记录建议间隔至少 3 秒，并检查 ADC 更新计数确实增加。正式测量前按 v0.1 校准方案完成电子学、温度、自热、探头、标准液及独立点验收。

文件检查的边界

主板完成官方来源／版本、九层 CAM 图形往返、板框闭合、孔槽与铜焊盘定位检查；它没有可编辑主板 CAD 或 IPC-356 网表，因此没有声称对主板重新执行完整电气 DRC。新电源板提供可编辑 KiCad 原理图和 PCB，其 ERC、DRC、原理图与 PCB 一致性检查见相应 JSON 报告。两块板都仍需实物上电验证。

装配 ECO 与接线：v0.2 推荐方案

这是唯一的本版推荐装配组合：官方 CN0359 Rev A 裸板＋35×35 mm ADP3338 电源子板＋R13=4.99 kΩ＋freshwater_lowheat 固件。主板原 Gerber 不改铜、不飞改模拟信号；需要三根电源连接线。全程先断电再焊接或换跳帽。

必须执行的主板改动

位号	原图／BOM	本版装配	原因
R13	1.50 kΩ／0805	4.99 kΩ、≤0.01%、≤2 ppm/°C、0805	200 µA 激励下外部参考约 0.998 V，降低 Pt1000 自热；配套固件已重算 ADC 负载模型
U4	ADP2300AUJZ	不装	停用原 3.3 V 开关降压支路
L2	22 µH	不装，不短接焊盘	隔开原降压开关节点与新 3.3 V 电源
D3	MBRA120ET3G	不装	停用原降压支路
C17	100 nF	不装	原降压自举电容，停用支路不需要
L5、C25、C26、C31、C81	原 3.3 V 输出滤波	保留原值	保留 EMI 与本地去耦，子板在 L5 前供电
U3、U5、L1 及 ±15 V 支路	原反接 MOS、升压／负压电源	保留原图装配	用 5 V 为模拟 ±15 V 供电，仍须实测负载和纹波

原图里 U4 仍可见，是其空焊盘的参考位置，并非让你把它装回去。严禁在使用电源小板时同时恢复 U4/L2，避免两个 3.3 V 电源相互驱动。

三线电源连接

下表的主板位号来自官方 Rev A 第 2 页，电源板位号只属于电源小板，两者不能混为同一个 J1/J2。

电源小板端	主板连接点	测量确认
子板 J1.1，5V_POST_U3_IN＋	主板 C9 的 VCC 非地端，位于 U3 之后	不能接 C9 的 PGND 端；断电核对其与 U5.VIN 同网
子板 J1.2，GND	主板 C9 的 PGND 端	与主板 J1.2 地同网
子板 J2.1，3V3_TO_L5_PIN1＋	主板 L5.1（B），也就是 C26 的非地端	与主板 L5.2 滤后 3.3 V 区分；保留 L5
子板 J2.2，GND	可留空，已有 J1.2 共地	需要四线供电布线时只能接同一 PGND，避免额外跨模拟地的地环

主板 L5.3 是 PGND，绝不能把 3.3 V 注入 L5.3。接线完成后先用万用表通断档逐一确认网络。采用短绝缘线，正负色分明，固定子板并防止翻转接触主板。

子板 U1 为 ADP3338：pin1=GND，pin2及金属散热片=OUT，pin3=IN。JP1 是输入连接跳帽，JP2 是输出连接跳帽；正常工作均装跳帽。输出跳帽去掉时可先单独测子板 3.3 V，再给主板上电。

精密器件与可选改值

R47 保持 1.00 kΩ，推荐 0.01%、温漂优选≤2 ppm/°C；四路衰减的 R19/R29/R37/R48 保持 7.50 kΩ，R20/R31/R38/R52 保持 1.20 kΩ，同样优选 0.01%、≤2 ppm/°C、0805。使用≤5 ppm 件时单独核算环境温漂并实测，不能沿用更紧的预算。

R24/R27 的 27.0 kΩ 可同封装升级到 0.01%低温漂同批件，改善正负激励对称；R49/R50 的 10 kΩ 可同封装、成对升级到 1%。所有替代都以装配 BOM 和实际订购数据表为准。精密升级件尚未锁定现货型号，旧 MPN 不代表已满足新指标。

R21/R32/R39/R53 使用官方完整图的 24 Ω。四只采样保持电容 C50/C73/C84/C93 保持原 4.7 µF、0805、25 V X5R，不为追求“冗余”随意加倍容量或塞入尺寸不符的膜电容。原 C32/C65/C66/Y1 保持不装。

外部接口

- 主板 J1：pin1 是正电源，pin2 是 PGND，pin3 为插座切换触点，原图未接。推荐本版外部稳压 5.0 V±2%，不直接接 6/12/24 V；DC 插座机械尺寸必须按原件核对。

• 主板 J2：1=B，2=GND，3=A；原图 R10 是 10 kΩ跨 A/B，不能当作 120 Ω终端。仅在实际总线两端按线缆与拓扑配置外部终端；使用隔离 USB – RS485 适配器。

• 主板 J4：20 针 J-Link，1=3.3 V VTref，7=SWDIO，9=SWCLK，15=nRESET，偶数 4 – 20 是地；19 虽标 5VOUT但原图未接。不是 10 针座，也不是 LCD 座。

• 主板 J5：1=电极 Force＋、2=Sense＋、3=Sense−、4=Force−、5=独立屏蔽。两极池在电极端把 1/2、3/4 各自接到同一电极，四极扩展不短接。

• 主板 J3：1=Pt1000 Force＋，2=Sense＋，3=Sense−，4=偏置 Force−。四线一直独立到元件两端；J3.4不是机壳地。

焊接与首次上电顺序

1. 收板后核对主板外形、内部狭槽、孔位及丝印；检查电源子板 35×35 mm，不能按旧的试制过程文件尺寸生产。

2. 先完成子板 U1/C1/C2/端子/跳帽，JP2 先断开，用稳压5 V、限流电源单独检查 3.3 V。检查 U1散热片没有接地短路。

3. 主板先焊供电与滤波支路，确认 U4/L2/D3/C17 留空；按三线表接好子板。首次限流检查无短路后，再逐步提高限流；整机试验建议具备 1 A 供电能力，实际耗流记录作为验收数据。

4. 装 MCU、精密模拟器件和接口。MCU底部EP必须回流焊妥；MSOP/TSSOP放大检查桥连，清洁后完全干燥。特殊LCD连接器先核实方向和型号再焊。

5. 不接水样先检查 3.3 V、±15 V、1.65 V、约0.115 V偏置及异常发热。±15 V负轨属原电路负载相关输出，应记录实际值和纹波。

6. 烧录 freshwater_lowheat，先发 30 setvolt 0.2、30 setfreq 100、30 setk 1、30 setcof 0。确认RAW声明 profile=freshwater_lowheat、reference_ohm=4990、iexc_ua=200。

7. 用精密电阻替代水样完成电子学检查，再接四线Pt1000做恒温槽标定；最后用有证标准液校准最终探头与线缆。示例校准系数不得冒充实测。

建议同型号阻容按汇总数量额外备20%或至少5只，关键细间距芯片可另备1只；备用件不焊在模拟输入上。多准备两块裸板通常比强行修补大面积烧毁焊盘更合适。

电源复核与电源小板设计

核对依据：官方 CN0359 Rev A 第2页、ADP1612/1613、ADP2300/2301、ADP3338 官方数据表，均归档在 sources。

发现的问题与采用的修正

ADP1613 推荐输入范围为2.5 – 5.5 V，VIN/EN绝对最大值为6 V；旧网页的6 V墙插说法没有给它保留电源误差和瞬态余量，不能在本版继续作为推荐供电。简单改成5 V又不能把原ADP2300的最坏轻载/预偏置启动条件当成已保证。因此本版保留官方模拟±15 V升压支路，用稳压5.0 V±2%供电，停装原3.3 V开关降压支路，改由独立ADP3338线性稳压小板供3.3 V。

ADP3338支持2.7 – 8 V输入，固定3.3 V型号选ADP3338AKCZ-3.3；pin1=GND、pin2和TAB=OUT、pin3=IN。输出至少需要1 μF有效电容且无特殊ESR限制；本板输入输出各用10 μF/25 V/0805 MLCC，并要求在偏压和温度下有效容量仍≥1 μF。不是把任意“ 10 μF ”标称元件无条件替换。

电气余量

- 5.0 V±2%输入即4.9 – 5.1 V，在ADP1613推荐范围内，仍需检查U3压降、输入纹波和启动波形；不得把5.5 V上限当成外部电源标称值。
- 电源小板连续输出目标≤200 mA，短时300 mA仅用于测热与动态响应；主板实际3.3 V电流应先测，超200 mA时重新评估散热和PCB，不直接提高到芯片标称1 A。
- 粗略按Vin=5.1 V、Vout≈3.25 V估算，100/200/300 mA的线性耗散约0.185/0.37/0.56 W；实际用输入输出电压及地电流计算。PCB双面铜和SOT-223散热为余量，尚无实测结温数据。环境40°C属于验证目标，不是已认证额定值。
- 主板模拟±15 V电流和电源效率尚未实测。台架先准备稳压5 V／1 A和可调限流；供电额定能力不代表实际持续耗流。默认低幅值激励不能擅自扩到10 V或高电流探头。

小板实现与边界

PCB为35×35 mm、双层、建议1.6 mm FR-4／1 oz铜，SOT-223、0805和5.08 mm螺丝端子，两个3.2 mm安装孔。输入、输出各设2.54 mm断开跳帽，提供地测试孔；TAB输出通过专用双面散热铜及过孔连接。散热铜属于3.3 V，装配用绝缘支柱，不能让接地金属柱碰到它。

为保证自动生成文件可重复并避免未填充区状态，小板散热铜使用同网络密排铜线形成实铜区，所有地连接采用明确走线；不存在依赖未填充Zone才能导通的网络。ERC、DRC和原理图／PCB一致性检查均以最终JSON为准。

主板连接为U3之后VCC→子板J1.1，PGND→J1.2，子板J2.1→主板L5.1(B)；L5.3是地，不能注入。禁装U4/L2/D3/C17，禁止恢复两路并联3.3 V源。这样保留原主板EMI滤波，实际PCB铜箔与孔位不变。

上板必须验证

子板空载及主板负载下3.3 V、上电斜率、掉电与再上电、JP2开合后的异常状态、最大持续负载温升；原升压的正负电压及纹波；输入插拔时U5 VIN峰值；LCD背光与RS-485发送的电源扰动。不能用数据手册典型值替代以上实测。

发给PCB厂：两块板，仅制造裸板

这是一套淡水电导率研发样机板，用户自行采购和焊接。请只报价／制造裸板；主板和电源小板是不同板号，分别导入。未经确认不改孔位、板框、内部槽、焊盘尺寸或层顺序。

主板：CN0359 Rev A，4层

使用 mainboard_4layer/checked_cam 内文件：

文件	CAM用途
CN0359.GTL	第1层，顶层铜
CN0359.G2	第2层，内层1
CN0359.G3	第3层，内层2
CN0359.GBL	第4层，底层铜
CN0359.GTS / GBS	顶／底阻焊
CN0359.GTO / GBO	顶／底丝印
CN0359.GKO	外轮廓＋内部狭槽，均需成型
CN0359_explicit_metric.drl	公制明确小数点钻孔；包含G85槽孔

解析所得外框中心线尺寸 99.822×103.632 mm；以GKO为准，不为凑整数重画外框。除外框外还有一条内部封闭狭槽，不能漏铣。NC文件共247项加工：233圆孔、14槽孔，7种刀径。原始PADS钻孔是无完整头的英寸2:4尾零省略格式；本版已转成明确小数点的公制副本，所有孔槽中心与原铜焊盘定位差最大约0.00163 mm。不要让CAM重新按默认零省略方式猜原文件。

原始官方ZIP亦保留在sources，文件名中的旧内部工程名CN0343.pcb已通过丝印EVAL-CN0359-EB1Z Rev.A和官方照片核实归属；不代表混入另一块板。原版与Rev A Gerber逐字节相同，更新的是装配料。

建议本次工艺：4层FR-4、1.6 mm、外层1 oz铜、内层按厂家常规4层叠层、绿色阻焊、ENIG、按原图形最小线距进行CAM检查。这里1.6 mm／铜厚／表面处理是本次建议，未取得ADI原始叠层规范，不冒充原厂参数；不能声称已做受控阻抗。请出CAM叠层和成型预览供核对。

原NC未分PTH/NPTH。小孔和元件槽孔按通孔焊盘保留镀铜；T7的四个约3.000 mm安装孔亦建议保留原铜环和镀铜，不擅自扩孔或改为NPTH，CAM确认孔环/连接后生产。安装螺丝按实际成品孔选配，不强塞M3。若厂家需要拆孔文件，先出孔表核对，不能凭文件名把所有孔做成非金属化。

主板没有原始锡膏层、坐标文件、可编辑PADS工程或IPC-356网表。 本单不包含代贴，不默认开主板钢网。需要开钢网时请依据MCU等实际焊盘另外设计并复核，不能直接用阻焊开窗生成。

电源子板：ADP3338 adapter，2层

使用 power_adapter/manufacturer 内的文件；35×35 mm、2层、1.6 mm FR-4／1 oz，按其独立Edge.Cuts制板。PTH与NPTH钻孔已分开输出，安装孔3.2 mm按NPTH。提供锡膏层，可另按需要报价钢网；不要混入主板CAM。

附带可编辑KiCad原理图和PCB；最终ERC=0、DRC=0、未连接=0、原理图／PCB差异=0。该检查不代表已经过实物上电、温升或电导率准确度验收。

厂家确认项

请核对四层主板层序、主板247项孔／槽及内部狭槽、两板外形、精细间距焊盘的阻焊桥能力、PTH/NPTH工艺和所选叠层。不对原板进行“ 自动优化走线 ”、镜像底层、缩放、替换芯片焊盘或删除测试／机械结构。数量可先主板和小板各3 – 5片作调试备板，最终按下单数量。

CN0359 官方完整硬件资料核验

核验日期：2026-10-20。本次取得了 ADI 官方 三页完整原理图 PDF、Rev A 全量 BOM、四层 Gerber/钻孔包和对应旧版源代码包，已不再只有文章中的简化图。文件保留在本目录 sources/，原文件未改写。

1. 从哪里取得

官网现行页面能读取，但整包 cn0359-designsupport.zip 仍返回代理 CONNECT 403。改读 ADI wiki 公开历史版本中的原始下载链接，成功取得以下文件；不是第三方重画或镜像：

- 官方 2022 年历史用户手册：保留 Rev A、Rev0 的独立 PDF/XLSX/ZIP 下载链接。
- 官方 2023 年历史用户手册：保留 Rev A/Rev B 识别、连接照片和固件链接。

直接下载的统一前缀为：

https://wiki.analog.com/_media/resources/eval/user-guides/circuits-from-the-lab/cn0359/

文件	内容与取得后的检查
eval-cn0359-eb1z-padsschematic-reva.pdf	3 页矢量原理图；MAIN、POWER、ANALOG；标题 CN0359，图框 Rev A，绘图日期 2016-10-05。
eval-cn0359-eb1z-bom-reva.xlsx	官方 Rev A BOM；70 行、197 个唯一位号，其中 193 装配位号、4 个 DNP。
eval-cn0359-eb1z-grb-reva.zip	ZIP CRC 通过；11 个制造文件：4 铜层、2 丝印、2 阻焊、板形、钻孔及钻孔图。
cn0359-sourcecode-reva.zip	ZIP CRC 通过，168 项，旧 Eclipse/GCC 工程和源码；原封保留。
eval-cn0359-eb1z-padsschematic-rev0.pdf	官方旧 PDF，用于比对，不与 Rev A 装配表混用。
eval-cn0359-eb1z-bom-rev0.xlsx	官方旧 BOM，用于交叉验证更新内容。
eval-cn0359-eb1z-grb-rev0.zip	官方旧制造包，与标为 reva 的包逐字节一致。
cn0359_reva_front.jpg	官方 Rev A 正面连接器照片，带针序方向标注。

sources/source_manifest.json 记录每份原始文件的完整 URL、字节数和 SHA-256；sources/SHA256SUMS 可重算核对。对 ZIP 还执行了逐文件 CRC 检查。官方没有另行公布用于交叉认证的 SHA-256，因此本地哈希的作用是固定本次取得的原文件，不能写成“经 ADI 签名认证”。HTTPS 证书检查始终开启。

2. Rev0 与 Rev A 到底改了什么

对两份完整 PDF 用 pdftotext -raw 进行逐行对比，再和两份 BOM 的逐行内容交叉核对，得到一致的三项物料变化：

位号	官方 rev0 文件	官方 reva 文件
U1	MIDAS MCCOG128064A6S-SPTLY LCD	BATRON BTHQ128064AVC1-COG-STF-LED LCD
C32	330 nF，Panasonic ECJ-2YB1C334K	NP，不装
U7	ADM3483ARZ	ADM3075EARZ

其他文本差异为绘图日期由 2014-10-31 更新至 2016-10-05；两份 PDF 图框本身都标 Rev A。rev0 是官方文件名中的旧资料标识，不能据此把 PCB 丝印说成“Rev 0”。对比证据保留为 sources/official_rev0_to_reva_text.diff、sources/official_bom_rev0_to_reva.json。文本/BOM 比对本身不等同于完整电气网表等价证明，关键连接还需按原图与制造层复核。

两个官方 Gerber ZIP 内容字节完全相同，均为 295709 字节，SHA-256：

c935df90e440806a3186bdefb6369d1cf745f3f06e6982fc2d945baa96bf9b7b

这说明官方就为上述装配更新复用了同一套裸板制造资料，而不是必须为 2016 年 BOM 另找一套新走线。

3. 为什么 Gerber 内部写 CN0343.pcb 仍可判定归属

原 Gerber 的 PADS 9.5 头部包含遗留内部工程名 %IN "CN0343.pcb"*%，文件时间为 2014-07-28。仅凭这个头部或修改时间不能否定归属，也不能只凭 ZIP 文件名认定归属。本次进一步完成了以下核对：

1. 用 Gerbonara 1.6.3 解析并渲染原始顶层丝印；丝印清楚写 EVAL-CN0359-EB1Z Rev. A。

2. 顶层 J1 左上、J3/J5 左边、J2/J4 右边、中央 LCD、右下编码器的布局与官方 cn0359_reva_front.jpg 一致。

3. J3 的 RTD、J5 的 Conductivity、J2 的 RS485、J4 的 JTAG 标签，以及显示器旁 C2/C3、下方 C4 – C8 的相对位置均与官方照片吻合。

4. 官方 rev0/reva 下载入口提供的 Gerber ZIP 本就完全相同，和只改 LCD/C32/RS-485 器件的 BOM 更新吻合。

据此可把这份 Gerber 明确归档为官方 CN0359 Rev A 裸板资料；内部 CN0343 工程名是历史遗留，不将其擅改为另一个名称。原始丝印与版权保留。

渲染证据：sources/topover_official_render.svg、sources/bottomover_official_render.svg。它们是查看用派生文件，不取代未修改的原 Gerber。解析器对旧 PADS 的省略 D 操作码发出语法兼容提示，但仍按模态操作解析；提示不等于实际缺线，后续制造审核需要独立 CAM 检查。

4. 已核实接口与曾经的误读

官方三页图补齐了此前没有的实际引脚资料。接口的最终结论应按高清线图核对，不能按 PDF 提取后的文字排列猜测。

J2（RS-485）针序为 1=B、2=GND、3=A。 其中 R10=10 kΩ 跨接 A/B，并非 120 Ω 长线终端。早期曾由文字位置误读为 1=GND/2=B，现已通过高清裁图纠正；任何旧聊天中的不同顺序应弃用。

J1 原图针 1 接电源正输入、针 2 接 PGND、针 3 切换触点不接铜网；连接器物理中心尺寸、插头长度和替代件焊脚次序仍应按 MJ-179PH 器件图及实物复核。J4 为 20 针 J-Link 接口；实际 SWDIO、SWCLK、RESET、VTref 和地按完整原图和接口审查文件执行。主板 MCU 的部分功能引脚存在图上外部短接，例如 P1.0/P1.2 的关联，不能仅看低分辨简图作 NC 判断。

5. BOM 导出和制造边界

- sources/official_bom_reva.csv：逐行导出官方 BOM，保留原制造商与原料号。
- sources/official_bom_reva_expanded.csv：逐个位号展开，共 197 行；所有组的声明数量与展开数量一致，无重复位号。
- DNP 为 C32、C65、C66、Y1；NP 不等于漏买。
- 193 是装配位号数，不能直接当作严格的物理件数。U1 行同时列 LCD 和 W ü rth 68612214122 连接器；S1 行同时列 Bourns 编码器和 Mentor 506.61 旋钮，采购清单应拆子项，不能把两个并列料号当作任选替代。
- 已取得的是完整原理图 PDF 和制造 Gerber，未取得可编辑的 PADS 原理图/PCB 源工程。改板逻辑应单独记录并对应固件，不能只改 PDF 后仍把未改的 Gerber 称为改版。
- 此下载包没有单独的层叠/板厚/铜重说明、贴片坐标或锡膏层；未从文件中猜测这些参数。后续生产选项、层序/孔表检查和手工装配工艺由本项目制造说明明确列出。
- 低自热版 R13=4.99 kΩ、200 μA 是本项目的后续装配变体，不是 ADI 原版 1.5 kΩ BOM；必须配匹配固件并保留原版对照。

Rev A 官方制造资料：精度链独立复核与装配 ECO

本复核以 ADI 官方 CN0359 Rev A 三页完整原理图、对应 BOM 与 Gerber为制造基线，不再把应用文章中的简图当成完整主板。目标是自焊可调试的 10 – 2000 µS/cm 原型；保留原 PCB 连线，只在现有封装内作明确的装配 BOM 变更。本文计算是公式、资料与误差预算复核，不是硬件精度/EMC/浪涌试验结论；不把尚未实测的建议当成交付阻碍。电源稳压器、外置3.3V子板及相关DNP如有配套ECO，以整机电源ECO为准；本文的“ 保留/必装 ”主要指模拟精密链，不推翻已单独审查的供电修改。

1. 本版建议直接落实的装配选择

项目	官方 Rev A 基线	制造版装配/ECO
R13，RTD 比率参考	1.50 kΩ，0805，ERA-6YEB152V	4.99 kΩ、0.01%、≤2 ppm/K、0805，板卡标明 R13=4.99k，只配 freshwater_lowheat 固件。没有原1.5k和新4.99k的串/并混装。
R47，TIA 反馈	1.0 kΩ，0805，ERA-6YEB102V	保持 1.000 kΩ，升级 0.01%、≤2 ppm/K、0805。记录实测值；现有固件按1000Ω计算，K 校准会包含其固定比例偏差。
R19/R29/R37/R48	7.50 kΩ，0805，ERA-6AEB752V	保持7.500k，优选0.01%、≤2 ppm/K、0805；与1.2k组同技术/供应批次。
R20/R31/R38/R52	1.20 kΩ，0805，ERA-6YEB122V	保持1.200k，优选0.01%、≤2 ppm/K、0805；四条衰减路径一起升级，避免只升级一侧。
R24/R27，负激励反相器	27.0 kΩ，0805，ERA-6AEB273V	两只保持27.000k，建议0.01%、≤5 ppm/K，优选≤2 ppm/K；配对测比值。提高对称性，不能代替实际电极直流分量检查。
C50/C73/C84/C93	4.7µF、0805、Murata GRM21BR61E475KA12L	首批保持原封装/原介质/原值；是无极性 X5R、25V、±10% MLCC，不是薄膜。不得把大体积4.7µF薄膜当成可在本Gerber直接替换的BOM。实际容量/偏置/吸收及采样建立用示波器验证。
C55/C75/C85/C96	820pF、0805、CC0805KRX7R9BB821	可同封装换 C0G/NP0、≥25V、±2%或±5%，保持820pF；降低温度/电压依赖。不是必须先改才可装板。
C45/C54/C60/C67/C68/C76/C78/C87/C95/C97	1nF、0805、ECJ2VG1H102J	原BOM已是需按原厂料号确认的1nF件，优先保留或明确选同封装C0G/NP0；各自连接位置不同，不能批量改接地。
R33/R45、R34/R36/R41/R42	430Ω、0805	全部保留；前两只是AD8253输出公共串阻，后四只是每路保持电容前串阻，不能因简图漏画而删掉。
R21/R32/R39/R53 + C52/C63/C72/C64	24Ω + 10nF，0805	全部保留，位于ADA4528输出至ADC端；不能以“ ADC已低速 ”删除其驱动隔离作用。
D5	BAT54S，SOT23，接激励节点与±VEXC	维持官方装配位置；它在受驱动节点上，与给高阻 Sense/TIA节点随意加TVS不是同一情况。
原NP器件	C32、C65、C66、Y1	默认仍NP。晶振及负载电容是成组时钟改动，不作为精度“ 加料 ”盲装。

同封装精密电阻可询价 Vishay PLTU0805、相应等级的 Susumu URG2012 等精密系列，必须核实具体阻值后缀、容差、TCR、尺寸和授权渠道，本文不编造未核实的可购料号。若只能取得≤5 ppm/K，仍可作为工程样机装配，但按后文增大的漂移预算实测验收，不能把它标成≤2 ppm/K。保持0805不代表任意焊盘高度/额定功率都兼容，装配前对照外形图。

2. 原理图逐节点审查

2.1 激励、两极/四极电导池

U9A 为非反相激励放大器，直流增益 1+110k/15k=8.333333，DAC 0 – 1.2V 对应约0 – 10V。U9B 使用 R24/R27=27k/27k 反相生成 −VEXC。图纸中 +10V/-10V 是可编程激励网名，不是要求淡水工作时固定±10V；另有实际运放电源±15V。freshwater_lowheat 默认激励幅值设置0.2V，实际电极端还受 R23 和溶液阻抗影响。

必须保留 R14/C45、R15/R16、R24/R27/C68/R22 和U9电源去耦。R22约等于R24||R27，用于偏置电流平衡；R16与R14||R15同量级。不得将两个非反相端都接DAC、不得让负激励端悬空。ADG1419 需要明确 SA、SB、D、IN、±15V 与GND；驱动应具有低直

流分量、对称正/负周期。

J5原板针脚为：1=驱动端，2=同侧电压Sense，3=另一侧电压Sense，4=TIA电流返回，5=屏蔽/地参考。两极两线探头要在规定位置分别连接1 – 2和3 – 4；四极时不得短接这两对，应接四个实际电极。两线电导池的引线串阻仍属于测得的溶液阻抗；四线Pt1000不会消除它。若探头允许在同一电极引出独立Force/Sense导线，可形成两电极四端接法，须与真正四电极池区别标识并验证。

按 VEXC=0.2V、R23=1000Ω、ADG1419 Ron≈2.1Ω、K=1 的纯电阻计算：

κ，μS/cm	池电阻	电流峰值	电极端电压峰值
10	100kΩ	1.980μA	198.016mV
84	11.9048kΩ	15.496μA	184.472mV
500	2kΩ	66.620μA	133.240mV
1413	707.714Ω	116.972μA	82.783mV
2000	500Ω	133.147μA	66.573mV

以上仅为电阻模型；极化和线缆电容不在模型中。R23的固定偏差主要改变实际激励，不直接进入理想I/V电导比；这不是允许省掉实际电极端电压测量的理由。

要用直流耦合示波器和高阻差分测量比较正/负电极波形的平均值，而非只看DAC设定值。仅由R24/R27两只±0.01%导致的最坏比值偏差约±0.02%，在0.2V时可使平均激励产生约20μV偏移；运放失调、输出负载、开关、占空比还有各自贡献，不能只以这个数承诺“ 零直流 ”。

2.2 双AD8253与1.65V参考

• U15测电压；高侧Sense直入其负端，低侧Sense先经U14 ADA4000缓冲再到正端。符号相反可以由同步采样统一处理，不能自行交换IN+/IN−后仍照用原相位算法。

• U19 ADA4627是TIA，非反相端为模拟地参考，反相端接返回电流。R47=1k与C95=1nF并联跨输出和反相端，不能把C95改接地。U18测TIA输出相对模拟地。

• U15/U18两路REF都必须分别经U22B/U22A AD8542跟随器驱动。REF=1.65V，AD8253输出模型为 Vhold_source = 1.65V + G · Vin_diff。REF不直接接地，也不能仅用10k/10k高阻分压器取代U22缓冲器。

• R49/R50形成VMID分压，相关C48/C100等按官方图保留；U22输入、输出去耦和C79/C92=470pF均不能在重绘时漏掉。U22的+3.3V供电不同于AD8253的±15V。

• AD8253 A0/A1、两路WR、DGND和电源都要有实际连接，不能只画一个“ 可编程增益 ”方框。G=1/10/100/1000的具体码表以器件手册和固件一致为准。

AD8253手册明确要求REF源阻抗低，以免影响CMRR/增益。仪放±15V电源保证输入与输出范围，不等于其后3.3V ADC能接受±15V故障电压。

2.3 四路采样保持：不可漏掉第二个430Ω

实际RevA电压路径为：

```
U15.OUT → R33(430Ω) → ADG1211■■■ → R34■R36(430Ω)
        → C50■C73(4.7μF■GND) → ADA4638■■■
```

电流路径同理，把R33换成R45，支路为R41/R42，C84/C93。每个ADA4638输出回其反相端的1k与1nF并联网络保留在反馈路径中，不是一个1k+1nF对地的输入低通。

ADG1211在±15V下Ron典型120Ω，+85°C列的最大值230Ω，必须计入电容充电电阻。初步一阶模型：

```
τ_typ = (430+120+430) × 4.7μF = 4.606ms
τ_with_230Ω = (430+230+430) × 4.7μF = 5.123ms
```

默认100Hz、setup=半周期10%、hold=半周期1%，每路每10ms约跟踪4.45ms。每个保持电容通常在连续周期中反复跟踪同一极性值，不能用“ 单个半周期未完全充满 ”断言整机必定有很大误差；在反相、改增益和改幅值时才需要重新考察建立。

若只看反相后的前50ms、并理想化为5个完整跟踪窗，最坏从+A变−A相对目标幅值的残差模型为 2exp(−22.25ms/τ)，约1.60%（典型Ron）或2.60%（230Ω）。这两个数字不是最终ADC读数误差。实际固件随后还有约576ms的首转换/数字滤波，必须连同其权重一起考虑。不能据此直接删原430Ω或无条件修改等待时间。

C50等0805 X5R的±10%初始容差、温度特性、直流偏置和介电吸收使上述 τ 不是一个固定常数。X5R允许的±15%温度变化只是介质等级界限，不代表0 – 50°C每只一定如此；DC偏置通常降低容量，其幅度应取具体料号原厂曲线，本文不虚构百分比。电容值变小还会增加电荷注入与保持压降，不能只看建立变快就宣称更好。

本Gerber上的做法：先保持原料号或已核对同0805参数的替代，利用器件焊盘作低负载探测，比较ADC前输出在反相/换档后的建立。需要外接薄膜做研究时使用明确标注的外接实验夹具，不把它列为现有主板可直接装的必装件。不要在四个保持节点加LED、普通TVS、测试插座长线或残留助焊剂。

2.4 四路ADA4528衰减、ADC共模和正确增益比

每路ADA4528：+输入经1k接VMID并有1μF对地滤波；保持缓冲输出经7.50k到−输入；1.20k与820pF并联作为输出至−输入的反馈。理想直流公式为：

```
V_ADC = V_MID − (1.20k/7.50k)·(V_HOLD−V_MID)
      = 1.65 − 0.16·(V_HOLD−1.65)
```

两端都以同一个VMID为基准，AD8253的REF偏置被正确搬移。若把AD8253 REF误接地，衰减器直流中心会变成约1.914V，丧失正端余量，虽有部分差分抵消也不能视为正确连接。ADA4528只接+3.3V/GND，绝不能接±15V；电源额定值和输入保护参见器件手册。

四条输出分别经24Ω串阻、10nF对地到ADC0..ADC3。电流差分为 AIN0−AIN1，电压差分为 AIN2−AIN3。这是ADC0依次切换的两个差分输入通道；ADC1主要用于RTD，不能误写成“两个ADC同时测电压/电流”。原固件未启用SIMU同时采样。

若电压AD8253增益叫Gv、电流叫Gi、衰减比为kv和ki，电导应从实际路径推导：

```
G_cell = (Gv/Gi) × (kv/ki) × |D_current/D_voltage| / R47
κ = K × G_cell
```

若ki=kv=0.16可消去。正负相位偏置消除后须按同一个命名规则处理幅值和极性。上传文章式10/11及简图把G1/G2方向写得易与图中标注相矛盾；不要直接照抄该式。本工程固件先把各ADC结果除以各自AD8253增益，再算I/V，其路径符合上式。

按1.2k/820pF算反馈极点约 161.7kHz；24Ω/10nF极点约 663.1kHz。这些不是低速ΣΔ数字滤波器的截止频率，也不能用文章中约198kHz的概数替代具体值。C0G820pF是同封装可选改善，不改变直流0.16衰减比。

3. 精密电阻、温漂与低漏电余量

八只衰减电阻各±0.01%时，单个1.2k/7.5k比值最坏偏差约±0.02%，电流/电压两通道的比值最坏相差约±0.04%；R47另约±0.01%。两路AD8253的0.04%最大增益误差还需叠加。精密BOM也不替代各档电子学与最终K的校准。

温漂按不相关最坏方向线性估算（不是统计RSS）：

项目，距校准环境25°C	各电阻≤2ppm/K	各电阻≤5ppm/K
电流/电压衰减比之比，4×TCR×25°C	0.020%	0.050%
R47，TCR×25°C	0.005%	0.0125%
两路AD8253各≤10ppm/°C，反向漂移	0.050%	0.050%
上述三项保守合计	0.075%	0.1125%

表中未加采样保持、参考、噪声和其他温度系数。≤2ppm/K优选是为电子学余量，≤5ppm/K样机并不当然无法达到±0.5%，但不能继续沿用更小的分项上限。环境温度与液体温度应分别记录。

10μS/cm、实际电极电压约0.198V时，电流约1.98μA。若给输入总漏电0.04%分配，只容许约 0.79nA 的等效寄生电流；纯并联漏电的等效电阻需>250MΩ。1nA在此已约0.0505%电流误差，10nA约0.505%。不能只看室温“典型pA级”而忽略高温最大值、湿气、接头和清洗残留。

因此：不在J5 Sense、TIA反相输入或采样保持节点新增未审核普通TVS/BAT54钳位。不把原板D5从驱动节点挪到Sense节点。确需外部浪涌/ESD指标时，另设计经漏电实测的保护接口，并复核其电容、串阻及工作温度；官方Gerber没有对应焊盘的保护件不能只在BOM里“ 新增 ”而假称已实现。当前制造版也不声明通过任何未试验的IEC浪涌等级。

清洗应按所用焊剂和器件许可流程，干燥后测绝缘，再做潮湿/水样接入检查。保护地、外壳、RS485屏蔽与模拟地的连接按整机接地方案明确，避免探头护套和仪表地构成第二条导电通路。

4. R13=4.99k、200μA与温度链

J3四线Force/Sense必须独立到Pt1000元件。R13位于AIN7/EXTREF2+与AIN8/EXTREF2−之间，IEXC流过R13和RTD，AIN6−AIN5测RTD。比率读数不需要把电流源当成精准200.000μA，但电流绝对误差仍影响功耗、共模和顺应范围。

采用原ADI名义2MΩ无缓冲输入模型，令 x=ADCcode/2^28：

```
x = (Rtd || 2MΩ)/(R13 || 2MΩ)
Rtd = R13·2MΩ·x / (2MΩ + R13 − R13·x)
```

freshwater_lowheat已采用该逆式，而不是直接R13×x。2MΩ来自500nA/V的典型输入电流，不能把它当成没有容差/温漂的外接精密2M电阻。后续改成输入/参考缓冲、换PGA或加外部电阻时必须重新核对，不能保留这个公式自动认为准确。该模型、RTD有理逼近和单体探头最终都需要恒温槽校准。

• R13||2M约4977.58Ω，200μA时外部参考约0.9955V；0.998V是忽略输入负载的名义值。电流低端190μA时约0.9457V，仍高于外部差分参考0.4V最小值。

• Pt1000的0/25/50°C理想阻值约1000/1097.347/1193.971Ω，200μA时名义功耗约0.040/0.0439/0.0478mW。若电流+5%到210μA，50°C功耗约0.05265mW；耗散常数D=2mW/°C时温升约 0.0263°C。D是算例，不是已取得的探头实测值。

• 在最坏210μA、50°C的简单串联模型中，AIN7约为0.115V+210μA×(4990+1193.97)Ω≈1.414V，低于3.3−1.1=2.2V的保守顺应约束。仍应按实际AVDD、偏置与数据手册电流档位范围复核。

• 单R13±0.01%造成的等效温度偏差，0/25/50°C约为0.0256/0.0283/0.0310°C（忽略二阶负载项）。所以“ 0.01%精密电阻 ”自身不能直接承诺整机±0.03°C，必须校准。

• R13若2ppm/K且环境离校准点25°C，仅温漂可贡献约0.0128 – 0.0155°C；5ppm/K约再放大2.5倍。自热和R13漂移是温度预算中的实际分量，不会因比率公式而全部消失。

• 现有501点native数学扫描：比率逆算量化/浮点误差最大约0.0000527°C；含ADI温度逼近函数后最大约0.007074°C。它只验证计算，不包含参考电阻容差、输入阻抗不确定度、热结构或噪声。

采购/首轮温度目标是≤±0.05°C；严格0.43%电导设计预算要求温度通道≤±0.03°C并另计≤0.01°C水样梯度。只有恒温槽、最终探头、最终激励与规定流动条件证据能判断是否达到。上位机calibration/temperature.py能应用线性修正，但不能消除变化流速下未知自热。

5. 默认ADC噪声与实际转换等待

不能把ADuCM360首页“ 52nV RMS ”直接当成当前设计噪声。该数字对应高PGA档（128）及指定参考/数据率；本固件ADC0/ADC1均 PGA=1、缓冲旁路，ADC0选AVDD参考，ADC1测RTD时选EXTREF2。

当前ADCFLT=0xCFFC：CHOP=1、RAVG2=1、SINC3、SF=124、AF=15、NOTCH2=1。按UG-367 RevE第32页表16：

```
fADC = 125000 / [(124+1)×16×(3+15)+3] ≈ 3.47193Hz
■■■■■■■■■■ ≈ 2/fADC + 256μs ≈ 576.304ms
```

固件new_timer先把t.time=50按1000/CLK_TCK折算；CLK_TCK=100时为5个tick。on_tick先判零再减，定时额外等待约50 – 60ms加消息队列延迟，不是500ms。每次ADC配置改变/SINGLE启动后还有上述首转换，因此完整I、V、反相I、反相V周期约为数秒，不能将采样数据当成100Hz实时读数。

这也意味着第2.3节只看50ms得到的RC残差，不能直接作为最终读数误差。数字滤波对早期瞬态的权重会显著改变结果；需要按实际滤波器脉冲响应或用台架比较最后读数。这里不拿一个未经bit级验证的均匀平均模型宣称最终误差已消失。保持原官方RC结构；用最终固件记录变幅/变增益/反相后的输出和原始ADC，比较更长等待或丢弃首转换的结果，以实测决定是否需要软件调整。这是研发核验项，不阻止按官方电路制造。

ADuCM360数据手册表2/表6在G=1、约3.53Hz、指定参考下给约1.05/1.1μV RMS，50Hz为约3.7/3.9μV RMS；它们可作量级参考，不是当前AVDD/约1V外参/0xCFFC配置的保证值。Pt1000、200μA时温度灵敏度约0.77mV/°C，1 – 4μV相当于约1.3 – 5.2mK的输入电压噪声量级，实际还包括参考、前端、50/60Hz、热梯度等。必须在原始数据上测标准差/峰峰值和相关性，不能随意按√N平均。

电导电压/电流通道有自动AD8253增益，0.088FS弱信号门槛对应约0.2904V差分（AVDD3.3V模型）。合适增益下μV级ADC噪声通常有余量，电缆泄漏、极化、温度和档间系统误差更需实测；这不是仅凭24位位数可推得±0.5%。

6. 本Gerber允许的冗余、DNP与手焊检查

必装/保留：上述全部原模拟链、8个衰减电阻、4只保持电容、R33/R45及4只支路430Ω、4组24Ω/10nF、±15V与3.3V去耦、U22双缓冲、J3/J5、时钟/调试电路与电源滤波。R13=4.99k及固件profile是配套ECO，而非一个可随意选择的DNP。

按官方NP保留：C32、C65/C66、Y1。它们只代表官方保留位，不能推导出板上已经有第二套ADC、额外增益电阻、校准继电器或保护网络。

可逆调试选项：在同一原焊盘更换C95（TIA反馈1nF）、保持支路R/C、衰减反馈820pF或输出RC时，每次仅改变一类并留装配记录/复测。它们是稳定性/建立时间的研究位，不是建议首批默认DNP。尤其C95不能为追求带宽而直接去掉；其选择与探头/线缆电容、TIA稳定性有关。

外部校准冗余：用J5外接夹具切换100k、50k、20k、11.9048k、10k、2k、1k、707.714Ω、500Ω等可溯源电阻。无需在没有焊盘的主板上虚构“已集成校准电阻/继电器”。使用短线和四端已校准电阻夹具；连接方式需与两极/四极模式匹配。

探测：优先已有连接器、测试焊盘及低阻输出端。官方X1 – X4在BOM仅写PAD3MM，未给精密节点网名，不能自动把它们当成电压/电流校准TP。对保持电容节点不要常驻普通示波器探头；10MΩ在高阻节点可能造成可测负载，输入电容也会改变建立，先在ADA4638/ADA4528低阻输出测量，确需探测高阻点时记录探头参数。

0805、SOIC8、TSSOP16可在显微镜和合适焊剂下手焊；MSOP8/10为细间距，必须先查桥连。ADuCM360是7×7mm的49端LFCSP/中心裸露焊盘，不是普通SOIC可只用烙铁外缘焊好；推荐钢网少量锡膏、热风/回流及放大检查，再测电源短路和复位/调试连接。若无这套工艺，可仅委托贴装MCU，其他器件手焊；不改变官方PCB。

7. 通电及完整图必须逐项确认

1. 三页图的同名网络一致：GND/PGND、+3.3V、±15V、VMID、±可编程激励、四ADC网、PWM0/1/2、AD8253地址/WR，不能按文章简图省略电源引脚和去耦。

2. 断电测±15V、3.3V对地无短路，R13实物阻值为4.99k且固件一致，R47为1k，8只衰减电阻无1.2k/7.5k互换。

3. 限流供电，检查正/负电源极性、纹波和各运放电源；检查VMID及两路AD8253 REF接近1.65V。

4. 用电阻夹具开始，核实实际电极激励正负峰值、占空比、直流分量；保持电容、缓冲输出和ADC各脚不越限。未接已知负载时不要依靠“自动增益没报错”判定正确。

5. I/V两个差分通道、四个保持支路和反相消偏的符号一致；对500Ω与100kΩ分别核对I、V、G数值，确认增益归一化方向正确。

6. 对全部实际自动增益切换区上下扫，检查切换后数字滤波建立、旧/新相位完整性和是否有暂态错误标志；最终数据显示周期应与真实ADC周期一致。

7. J3四线RTD端子独立，AIN7/8外参电压及电流源顺应合法；用精密电阻模拟RTD，再做真实恒温槽0/25/50及中间点检查。

8. 保持原探头+最终短线整机校准，按实际温度采用证书κ(T)，做独立±0.5%保护带检查；制造成功和数学验证不替代该项。

资料：sources/eval-cn0359-eb1z-padsschematic-reva.pdf 第1 – 3页；sources/eval-cn0359-eb1z-bom-reva.xlsx；sources/AD8253.pdf；sources/ADG1211.pdf；sources/ADG1419.pdf；sources/ADA4528-1_4528-2.pdf；sources/UG-367_RevE.pdf 第31 – 32、48页；上一级hardware/sources/ADuCM360_361_RevD.pdf 第5 – 12页。应用文章仅用于原理解释，实物连线以RevA完整原理图为准。

ADuCM360 引脚与原厂主板兼容性核对

本文件配合 mcu_pinmap.csv（48 个外围引脚及中央 EP/原 CAD pad 49）和 mcu_interfaces.csv（J4 的 20 脚、J3 的 4 脚、LCD U1 的 28 脚）。本次没有改动现有固件。引脚编号以 ADI ADuCM360/361 数据手册 Rev D 的图 8、表 16 为依据；实际连接以完整官方 eval-cn0359-eb1z-padsschematic-reva.pdf 三页原理图为依据，与 firmware/vendor_cn0359_reva 驱动逐项交叉检查。

原厂 Rev A 图纸标题为 CN0359，绘制时间 2016-10-05。主芯片 U8 为 ADUCM360BCPZ128，48 引脚、7 mm × 7 mm、0.5 mm 间距 LFCSP，裸露中央焊盘在原 CAD 中编号 49。不能因器件同为 ADuCM360 就省略核对封装后缀和中央焊盘。

已查明的关键连接

1. U8 pin 38 与 pin 40 在原图上直接相连，共网 AD8253_A0。 pin 40/P1.2 作为 GPIO，既是两片 AD8253 的共享增益 A0，又在 PWM 更新时产生同步脉冲；pin 38/P1.0 复用 PWMSYNC 输入。原图第 1 页两脚之间有明确连接点，不能因细线在缩略图中不清晰而将 pin 38 当悬空。UG-367 Rev E 第 194 页表 205 说明：SYNC=1 时，PWMSYNC 下降沿将所有 PWM 计数器复位。源码 pwm.cpp:129 – 145 的两次 GPIO 翻转正对应这条外部连接。

2. 原图网名 PWM0/PWM1/PWM2 与芯片硬件 PWM 编号不同。 PWM0 网接 U8 pin 41/P1.3/硬件 PWM1，驱动 U11/ADG1419 激励开关；PWM1 网接 pin 42/P1.4/硬件 PWM2，PWM2 网接 pin 44/P1.6/硬件 PWM4，后两条驱动 U17/ADG1211 同步采样开关。pin 40 虽标有复用 PWM0，却在本程序中是 GPIO，不能把激励接到它上面。

3. pin 29/P0.0 接电压增益放大器 U15 的 /WR（原网 AD8253_WR0）；pin 46/P2.0 接电流增益放大器 U18 的 /WR（AD8253_WR1）。pin 40/P1.2 与 pin 2/P2.1 分别为共享 A0/A1。两片 AD8253 分别锁存，所以增益控制不能永久绑成同一固定值。

4. 电流链用 AIN0/1，即 U8 pin 8/9（原网 ADC0/ADC1）；电压链用 AIN2/3，即 pin 10/11（原网 ADC2/ADC3）。原网 ADC1 是一个模拟信号名，不等于 MCU 内部 ADC1 外设。内部 ADC0 依次测两对电导通道，内部 ADC1 测 RTD。

5. 原图 R13 是 RTD 比例参考电阻：高端 pin 24/AIN7 同时为 IEXC1 输出和 EXTREF2+；低端 pin 25/AIN8 为 EXTREF2−、J3.1/FORCE+。正常四线测量是 pin 23/AIN6（J3.2/SENSE+）减 pin 22/AIN5（J3.3/SENSE−）。J3.4/FORCE− 接 pin 26/AIN9 的 115 mV 偏置，不是直接接 GND。

以上连接与现有 Rev A 固件一致。核对属于原理图与代码静态一致性审计，不是实物焊接后验证。

MCU 电源、去耦、空脚

原图第 2 页 U8-B 使用一组公共 GND，并无互相隔离的 AGND/DGND 铜岛：

引脚	原图连接	必须保留的要点
6、37 IOVDD；17 AVDD	+3.3 V	C40/C57 各 100 nF，C48 1 µF；按原布局近脚去耦。芯片要求 AVDD 与 IOVDD 电压差≤0.3 V。
7 DVDD_REG、18 AVDD_REG	两脚直接互连的内部稳压网	C44/C56 各 470 nF 至 GND，电容紧贴器件；不接 +3.3 V，不用于外围供电。
20 INT_REF、14 VREF+	两脚直接同网	C42=470 nF 至 GND。保留原厂连接；此网不是正常 RTD 测量所用 EXTREF2。
15 VREF−、16 AGND、49 DGND_EP	公共 GND	EP 必须焊接并接地；不能只焊外围 48 脚。
13 GND_SW	外部未连接	虽然固件使能内部 GNDSW，原板外部引脚仍 NC；不要凭名称补一条未经图纸支持的接线。
21 IREF	未连接	程序选 IEXCCON_REFSEL_Int；通用数据手册图中的可选 150 kΩ 电阻不是本原板实际装件。
12 AIN4、27 AIN10、28 AIN11	未连接	原图 NC；若未来重新布板增加测试点，应记录为改版，不能声称官方 Gerber 已有这些点。
4 XTALO、5 XTALI	Y1/C65/C66 选件	原图都标 NP；运行使用内部 16 MHz，不依赖这颗可选 32.768 kHz RTC 晶体。

保留中央焊盘的钢网开窗、焊盘及接地过孔。LFCSP 底部焊点仅靠烙铁不可见，应由 PCB 厂/贴装厂预焊 U8，或使用合适钢网、焊膏和回流工具。其他阻容及可见引脚器件可分阶段手焊；增加机械空间和大焊盘通常涉及重新布局，不能未经审查修改原生产 Gerber。

J4 调试接口

J4 是 J-Link 2×10、20 pin 调试口，不是 LCD 接口。原图连线有交叉，但交叉处无结点：

J4 脚	标注	实际连接
1	VTREF	目标 +3.3 V，仅向调试器指示目标电压
7	TMS	U8.48 / SWDIO
9	TCK	U8.47 / SWCLK
15	RESET	U8.1，低有效
4、6、8、10、12、14、16、18、20	GND	GND
2、3、5、11、13、17、19	NC/TRST/TDI/RTCK/TDO/DBGRQ/5VOUT	原图未连接

特别是 J4.19 虽名 5VOUT，原图并没有拿它给目标板供电。使用 J-Link 的 SWD 模式，供电应走设计输入，并防止 USB-UART 或调试器对未上电主板反向供电。原图 RESET 依赖芯片内部上拉及 J4 驱动，未额外安装复位 RC；若做外接复位按钮或新 RC，须作为改版审核。

ROM 下载、蜂鸣器与串口

U8 pin 3/P2.2 同时是 BM 下载选择和低有效蜂鸣器 GPIO。原图 R17=47 kΩ 上拉至 3.3 V，经 R18=2.7 kΩ 驱动 PNP Q1，Q1 给 U2 蜂鸣器供电，D4 为续流二极管。程序上电将 GPIO 置高，保持静音。BM 在复位期间拉低才进入 ROM UART 下载；这样会同时使蜂鸣器驱动有效，因此如加 BOOT 夹具宜能断开蜂鸣器支路。原 Gerber 没有独立 BOOT 跳帽，不能将新增夹具描述成原板已有功能。

ROM 下载 UART 与运行 UART 不是同一组脚：

- ROM 下载器 RX=U8.30/P0.1，TX=U8.31/P0.2；这两脚正常运行时又是 LCD SCLK/MOSI。数据手册表 16 明确写运行串口 P0.6/P0.7 不用于 UART downloader。
- 运行期 RX=U8.35/P0.6，经 U7/ADM3075E RO；TX=U8.36/P0.7，接 U7 DI。DE 与 /RE 同接 U8.34/P0.5，低接收、高发送。
- 已交付程序默认运行串口 115200、8N2、地址 30、ASCII 协议。它不会自动变成 ROM 下载协议，也不是 Modbus。
- 原板上 MCU 的 19 根数字 GPIO 已全部用于 LCD、增益、同步、编码器、蜂鸣器和通信。不能任意挑一个名字“看起来空”的复用脚追加控制功能而仍声称原固件不变。

LCD 与编码器

LCD 为 U1 BTHQ128064AVC1-COG-STF-LED，28 pin COG 模组，不是常见 20 pin 字符屏。现有驱动是 UC1601 系列命令、128×64 画面、132 列内部帧缓冲，SPI1 写出，P0.0 被增益锁存占用，因此没有 LCD MISO。

关键脚为 U1.1/CS0→U8.32，U1.3/CD→U8.33，U1.6/D0/SCK→U8.30，U1.9/D3/SDA→U8.31；U1.2/RST 直接接 3.3 V，固件通过 0xE2 命令软复位，没有单独 LCD RESET GPIO。模式绑线、升压电容 C33/C34=2.2 μF、DNP C32 及 U6/AD8592 双背光驱动必须按官方图保留。完整 28 脚表在 mcu_interfaces.csv。

S1 是 PEC11R-S 带按键编码器。U8.39/P1.1 与 U8.43/P1.5 是两个旋转相位，U8.45/P1.7 是低有效按钮；共端至 GND，使用 MCU 内部上拉及双边沿中断。未经固件移植不能换成电压模拟旋钮或只接单个按键。

固件配置与板级改值

保持全部数字/模拟连接后，R13 的装件值必须和固件 profile 对应：原 R13=1.50 kΩ 使用 freshwater（400 μA）；改 R13=4.99 kΩ、0.01%、≤2 ppm/K 才使用 freshwater_lowheat（200 μA）。原 1.50 kΩ 配 200 μA 仅产生约 0.30 V 外参考，低于数据手册 0.40 V 最小要求。R13 改值不能省掉固件中的比例换算和有效范围修改；已经交付的 lowheat profile 包含相应处理。

另外当前固件 t.time=50 表示约 50 – 60 ms 软件等待，不是 500 ms：timer.cpp:82 除以 1000/CLK_TCK，main.cpp:53 设置 100 Hz SysTick。每次 ADC SINGLE 后另有数字滤波转换建立时间：SF=124、AF=15、CHOP=1、SINC3 时，UG-367 Rev E 第 32 页表 16 给出 fADC=125000/(125×16×18+3)≈3.47193 Hz，首有效转换建立约 2/fADC+256 μs≈576.3 ms。完整四通道正负相采集约 2.4 s，增益切换时更长。S/H 建立误差必须结合这段持续采样和数字滤波分析，不能仅凭 50 ms 单独判定最终误差；仍需按实物的采

样保持电容、开关导通电阻、漏电和温度进行验证。

可手焊替代板边界

EVAL-ADICUP360 已有 MCU 和调试接口，便于软件开发，但并非原板 U8 的无条件插拔替代件。19 根数字 GPIO 已按原主板共享复用，RTD 又使用 AIN7/AIN8 外参考与专用 DAC/模拟引脚。若采用 ADICUP360 模组或 LFCSP 转接板，必须把 CSV 的所有模拟、数字、电源、REF、SYNC 网逐根导出核对，重新做回流/布线寄生评估；其焊盘变成易焊排针也不会自动保留 0.5% 精度。因此当前生产建议保留已取得的官方 Rev A PCB，优先安排厂商预焊难焊的 LFCSP/COG，按有据的 BOM 改值自行完成其余装配。

参考文件：sources/eval-cn0359-eb1z-padsschematic-reva.pdf、../sources/ADuCM360_361_RevD.pdf、sources/UG-367_RevE.pdf；UG-367 官方来源为 https://www.analog.com/media/en/technical-documentation/user-guides/UG-367.pdf。CSV 中无臆造封装引脚；所有 pin number 均经过数据手册核实，原板网名没有显式标签的部分使用描述性别名，并在 notes 列说明器件端点。

v0.2 检查记录与交付边界

日期：2026-10-20。本次工作针对用户自行焊接和裸板制造，沿用已编译的 freshwater_lowheat 固件，不把设计检查写成实物测量。

实际通过的检查

项目	结果
官方主板来源	完整三页原理图、70行／197位号BOM、Gerber及源码已从ADI官方历史资源取得；Gerber丝印与官方板照一致
Rev0与RevA制造关系	两个官方Gerber ZIP逐字节一致；PDF/BOM更新仅为LCD、C32、RS485器件及日期
主板CAM图形往返	九个图形层转换为明确单位／显式操作的副本后，再读回；逐对象图形、极性、坐标和尺寸比较通过，比较分辨率0.00001 mm
外框／内部槽	两条闭合轮廓；外框中心线99.822×103.632 mm，内部狭槽保留
主板钻孔	7种刀径、247操作：233圆孔、14槽孔；原英寸2:4尾零省略恢复成明确小数点公制
钻孔与铜焊盘定位	对全部247项核对圆形／闭合轮廓焊盘中心，最大偏差约0.001626 mm
电源小板ERC	0违规
电源小板DRC	0违规、0未连接、0原理图／PCB一致性问题
小板实际尺寸	35×35 mm、双层；2个3.2 mm NPTH安装孔，PTH另分文件
MCU接口审计	48脚＋EP49无缺漏／重复，PWM、AD8253锁存、PWMSYNC、SWD、RTD、LCD与官方完整图核对
AFE器件审计	9类器件完整订购封装／针号／电源／逻辑门限与官方数据表核对；未跨封装替换
自焊BOM	209采购／记录行，包含原197位号、LCD／连接器与编码器／旋钮拆项、10项小板记录；DNP与PCB特征单列
原参考图保留	原始PDF不改；ECO副本保留全部原始原理图文字，变更仅在页顶空白边注明和元件名标记

主板原PADS Gerber使用旧式隐式模态指令，解析器产生相关语法提示；本版保留原包，同时提供显式指令的副本，并比较往返后的图形。转换工具默认四位有效数字会舍入孔盘尺寸，本检查脚本改用十位小数孔径输出后才接受图形一致结果。并非静默忽略转换差异。

主板没有可编辑CAD／IPC-356电测网表，故未执行新的主板电气DRC或重布线验证；厂家仍需正常CAM复核，包括孔镀铜、内部槽、阻焊桥和叠层。新小板的0违规仅针对所给KiCad设计，实际电源噪声、输出能力、结温和装配可靠性需要测量。

与固件和精度有关的结论

原板MCU pin38与pin40在官方图中确实相连用于PWMSYNC；不需要新增飞线。ADC差分电导测量使用ADC0轮询四相，温度使用ADC1。图上逻辑PWM0/1/2对应芯片PWM1/2/4，已核对实际脚位，不能按名称数字猜针。

固件50 ms定时之后还要等待约576 ms的首次ADC转换；四相完整更新约2.4秒。采样保持的430Ω公共电阻、430Ω分支电阻和4.7μF保持电容按完整原图保留。只分析前50 ms的RC瞬态不能推出最终读数误差，仍须上板检查完整波形和转换过程。

v0.1已通过三版固件构建、50项主机软件测试及501点原生C++温度算法检查；这些记录不是本主板已经启动或达成±0.5%的证据。0 – 50°C算法最大偏差约0.007074°C还要与电阻、ADC、Pt1000、自热和梯度一起计入温度预算。

首批样机仍须完成

先子板空载／带载3.3V与温升，再主板±15V、参考偏置、MCU启动、Flash保存、RS485收发；之后精密电阻、多档位、温度槽、探头极化与最终线缆标准液校准。电源输入只按本版稳压5V，使用ECO规定的空焊盘和接点。完成独立点及不确定度保护带验收之前，不作整机±0.5%准确度声明。

复现检查


- /workspace/toolchains/gerber-review/bin/python tools/check_main_fabrication.py，使用gerbonara 1.6.3。
- /usr/bin/python3 power_adapter/generate_power_adapter.py，使用系统pcbnew 9.0.2；普通运行时python未装pcbnew。

- 在电源小板目录执行 kicad-cli sch erc 及 kicad-cli pcb drc --schematic-parity，JSON报告位于同目录。
- python3 tools/build_self_solder_bom.py 重新生成采购表；python3 tools/annotate_main_schematic.py 生成ECO标记图。

本机KiCad配置与缓存置于/workspace/toolchains下，未修改用户原仓库的应用逻辑、锁文件或原始ADI资料。最终下载文件将包含校验清单，GitHub旧v0.1包保留。

V0.2 ASSEMBLY ECO OVERLAY - original ADI connectivity retained; red ECO overrides populated parts.


ECO-01: R13 = 4.99 kOhm / 0.01% / <=2 ppm/K. Use freshwater_lowheat firmware and 200 uA RTD current.





COMPANY: Analog Devices, Inc.			
PROJECT TITLE: CN0359			
DRAWN: Robert Lee	DATED: 10/5/2016	SIZE: B	SCHEMATIC TITLE: MAIN / REV: A
RELEASED: Robert Lee	DATED: 2014-11-01	SCALE: 1	SHEET: 1 OF 3


V0.2 ASSEMBLY ECO OVERLAY - original ADI connectivity retained; red ECO overrides populated parts.


ECO-02: DNP U4, L2, D3, C17. Regulated 5.0V +/-2% IN; external LDO 3.3V -> L5 pin1 (B). L5 pin3 is GND.













COMPANY: Analog Devices, Inc.			
PROJECT TITLE: CN0359			
DRAWN: Robert Lee	DATED: 10/5/2016	SIZE: B	SCHEMATIC TITLE: POWER / REV: A
RELEASED: Robert Lee	DATED: 2014-11-01	SCALE: 1	SHEET: 2 OF 3


V0.2 ASSEMBLY ECO OVERLAY - original ADI connectivity retained; red ECO overrides populated parts.


ECO-03: Retain topology and component values. Precision R47 and eight 7.5k/1.2k ratio resistors; see assembly BOM.



COMPANY:	Analog Devices, Inc.
PROJECT TITLE:	CN0359
DRAWN: Robert Lee	DATED: 10/5/2016
RELEASED: Robert Lee	DATED: 2014-11-01
SIZE: B	SCHEMATIC TITLE: ANALOG
REV: A	
SCALE: 1	SHEET: 3 OF 3







ADP3338: 1=GND, 2=OUT/TAB, 3=IN. Verify ADI Table 3 before assembly.

Mainboard ECO: DNP U4/L2/D3/C17. J1.1 from main C9 VCC after U3. J2.1 to main L5.1 B.

Main L5.3 is PGND, NEVER inject 3.3 V there. Fit JP1/JP2 shunts for normal use.

Input: regulated 5.0 V +/−2%. 200 mA continuous target; thermal validation required.

C1/C2: 10 uF 25 V 0805; effective C >=1 uF with bias and temperature.

Prototype: main PCB unchanged; see power ECO

Sheet: /
File: cn0359_ldo_adapter.kicad_sch

Title: CN0359 Rev A – independent 3.3 V LDO adapter

Size: A4	Date: 2026-10-20	**Rev: 0.2**
KiCad E.D.A. 9.0.2		Id: 1/1