FW-EC-TX Rev B0：精简电导率变送器工程包

状态：工程样机，未生产放行。 κ(T)、四线Pt1000和Modbus核心已有源码/HEX及主机测试；正式ISO7888 nLF因子仍缺，κ25默认NaN并置UNVERIFIED。主板paste/CPL/IPC356/电气DRC未生成，不能把本包当完整自动贴片资料。

目标：两极K≈1cm⁻¹；10 – 50μS/cm ±1%读数、50 – 2000 ±0.5%；0 – 50°C温度整链±0.05°C。上述精度尚未实测。

先看这些文件

- docs/交付状态.md / docs/delivery_status.json：按文件与功能列出已做和缺项。
- bom/FW_EC_TX_B0_BOM.xlsx：新版10页签物料表；199条主板采购子项记录，含DNP；整机232条记录、68组合并采购项。两张表是同一批料，勿重复下单。
- docs/FW_EC_TX_B0_design_and_schematics.pdf：设计、接线、验证边界与全部现有电路图。
- docs/整机接线.md / docs/FW_EC_TX_B0_wiring.pdf：电导池、Pt1000、隔离485、5V与MAIN3V3接线。
- firmware/build/fw_ec_tx_b0.hex：新固件；禁止当作nLF功能已完成的出厂固件。原ASCII控制台、显示、本地菜单、编码器和蜂鸣器不再链接。
- firmware/protocol/register_map.csv、docs/firmware_modbus_寄存器与校准.md：完整0基寄存器、状态、写保护和校准操作。
- firmware/tools/tx_modbus.py：Modbus读取/配置/维护校准工具；默认地址1、9600 8E1。

硬件组成

1. 主板1块：原Rev A四层模拟铜保留，更换顶丝印，按B0 DNP。hardware/mainboard/manufacturer/只具备工程裸板CAM。

2. 电源/隔离485合并板1块：两路独立ADP3338-3.3、ADM2587E、TVS和跳线120Ω；旧独立35mm LDO板不再另买。

3. LT5400匹配网络适配片4块：6.25k/1k维持0.16，绝对阻值相对原7.5k/1.2k改变，寄生/负载和安装仍须验证。

已停装LCD/连接器、编码器/旋钮、蜂鸣器及其专用支持件；R17继续作为BM启动上拉，J4继续用于SWD。两块新增设计各有真KiCad源及自己的paste/drill/IPC/CPL/ERC/DRC，不能用其报告代替主板DRC。

尚不能跳过的项目

- 对应Rev A的原生PADS PCB/网表尚未取得。主板完整生产文件仍需恢复；详见hardware/mainboard/README_主板生产边界.md。
- 正式ISO7888/对应EN标准的nLF表尚未核验，详见compensation/ISO7888_因子表获取与审核清单.md；测试表不进生产默认配置。
- R13/R47精密电阻完整MPN及分销SKU待定标；所有库存/价格/生命周期未实时确认，未将访问失败写成缺货/停产。
- 尚未焊装、上电、标定或进行精度/温升/EMC/浪涌/隔离试验。具体指标只可在相应验证后宣称。

复现

固件：安装GNU Arm Embedded GCC和Python3，在firmware/运行make；CROSS_COMPILE可指定工具链前缀。主机测试命令以固件验证报告为准。Python串口工具需pyserial。

硬件：KiCad9、Python pcbnew与各目录的生成/审查脚本；元件库表与自定义库在相应板目录。打开源文件可重新审图，重新导出后须重跑ERC/DRC和本项目导出一致性检查。

BOM：python3 tools/build_bom.py，内部归档的baseline和规格JSON供追溯。报告打包需openpyxl、reportlab、PyMuPDF、pandoc、Inkscape；make_release.py不会把未通过/缺失的新增板制造文件标为检查通过。

原ADI设计档案、源版本/链接及哈希在hardware/mainboard/sources_original/。候选受控下载与Rev A/B差异证据在source_candidates/。原厂版权/许可原文随源码保留；生产丝印不含原品牌或未经试验的合规标志。

交付状态：已做检查与尚未完成项

本包为FW-EC-TX Rev B0工程审查资料，不能直接称为完整量产放行包。未生成的文件与已生成但未实测的文件分开列示。

项目	状态	已做检查	未完成/未验证
主板铜/阻焊/丝印/板框/钻孔	已生成	铜/孔保持与丝印派生检查	仅工程裸板CAM；不是电气DRC
主板GTP/GBP	未生成	无	需要真实足迹、DNP与EP钢网设计
主板CPL	未生成	无	缺中心/面别/旋转/针1可信来源
主板IPC-356、电气DRC	未生成	无	缺原生PCB与设计意图网表
G2/G3层序	已说明	确定L2/L3	逐岛网名未核实；叠层厚度为工程建议
电源/隔离485子板生产文件	已生成	ERC/DRC/未连接/一致性均0	含双面paste、drill、IPC、CPL；未实物验证
4块匹配网络片生产文件	已生成	ERC/DRC/未连接/一致性均0	同上；绝对阻值改变、安装净空未验证
完整原理图PDF	已生成	原主板3页+ECO及新增板图	主板不是重建可编辑电气CAD
BOM Excel/CSV	已生成	原位号/DNP及数量对账	R13/R47 MPN及分销SKU待定标，库存未核
固件源/HEX	已生成	交叉编译/镜像与源hash/主机测试	未烧录上板
Modbus寄存器表/工具	已生成	协议与host客户端模型测试	未实测真实UART/总线
nLF计算/表导入/完整性校验	已实现	合成数据数值与防误用测试	正式ISO因子未取得，κ25默认无效
ISO7888天然水温补功能	未完成	无真实标准表/水样验证	不能视作已可用成品温补
精度、温升、EMC/浪涌/隔离	未验证	无实物	所有指标是验收目标
原ADI压缩包/版本/来源	已归档	来源清单与SHA-256	未取得原生RevA可编辑CAD

当前推进生产还需：取得对应Rev A原生CAD或完成电气重建；取得可追溯nLF表；定标R13/R47与采购SKU；完成首件及精度/环境验证。 ADI现行DesignSupport下载入口会转到受控下载表单。取得后仍须核对版本；Rev B电源、运放封装和接口已变化，不能当作Rev A坐标或网表直接使用。 固件详细检查见firmware/build/firmware_validation.json和image_validation.json；板件分别使用各自ERC/DRC报告。

FW-EC-TX Rev B0：设计说明与验收边界

本版目标是两极电导率、固定四线 Pt1000、天然水温补和 Modbus RTU。显示屏、本地菜单、编码器/按键、蜂鸣器、Pt100 模式和两/三线 RTD 识别均退出工作固件与装配方案。交付状态是工程样机，尚未生产放行；软件通过编译或主机测试，不等于硬件已上电，更不等于精度已达标。

1. 指标与输出

项目	目标/行为
测量对象	天然淡水，河流、湖泊、地下水；两极电导池，K 约 1 cm^{-1}
κ(T)	10 – 2000 μS/cm；10≤κ<50：±1%读数；50≤κ≤2000：±0.5%读数
温度	真正四线 Pt1000，IEC 60751，α=0.00385；0 – 50°C；整链校准后目标±0.05°C
κ25	预留可追溯 ISO 7888 nLF 因子表；有合格表与有效温度才计算；当前真实标准系数仍缺失
nLF 范围	项目设定温度0 – 35°C，电导区间60 – 1000 μS/cm；电导区间暂按κ25检查，仍须与正式标准核对
越界	温度超nLF区间不外推，κ25=NaN并置位；电导超nLF区间可保留计算值并置位；κ(T)量程与温度量程分别判断
通信	Modbus RTU，默认地址1、9600 bit/s、8E1；浮点高字在前，寄存器内高字节在前

κ(T)精度目标不自动成为κ25精度承诺。温度测量误差、nLF插值、天然水离子组成与模型偏差均会影响κ25；标准补偿曲线也不能使所有淡水具有相同真实温度系数。

2. 主板与精简范围

主板使用原 EVAL-CN0359-EB1Z Rev A 对应 v0.2 的四层铜和公制钻孔。主板没有被重新布线，原模拟焊盘、过孔、内层铜保持；顶丝印移除原标志/板名，改为 FW-EC-TX REV B0。原始资料另存供比对，保留出处和原厂版权说明。

停装 U1 的LCD及连接器、S1的编码器及旋钮、U2，以及仅服务UI的 U6、R6/R7/R8/R9、C27/C28/C35、C33/C34、Q1/R18/D4。保留R17=47kΩ：该节点同时接 MCU P2.2/BM，上电复位时低电平可能进入UART下载模式；保留启动上拉不意味着保留蜂鸣器功能。C1、C43继续作为3.3V去耦。

原非隔离 U7、R10及旧总线端子J2停装；旧J2的地属于非隔离侧，不接外部总线。J4调试口保留。

3. 精密模拟链

• R47保持1.000kΩ，要求≤0.01%、绝对TCR≤5ppm/°C、0805。R13为4.99kΩ、≤0.01%、绝对TCR≤2ppm/°C、0805。两者完整订货码与分销SKU仍待供应商定标，BOM标HOLD-MPN，不以旧原料号冒充。

• 四对原分立衰减电阻R19/R20、R29/R31、R37/R38、R48/R52停装；每对接一块LT5400BIMS8E-7#PBF匹配网络适配片。网络内部5k+1.25k串联为6.25k、另一组5k与1.25k并联为1k，比例仍0.16。

• 这改变了绝对阻值，并非严格原7.5k/1.2k。 名义前级负载增加20%；B级网络绝对阻值公差±15%，最小输入阻抗可到约5.3125kΩ，负载相对原7.5k可增加约41%。820pF反馈极点名义从约161.7kHz变为194.1kHz。必须验证放大器稳定性、寄生、建立、噪声及实际装配净空。

• LT5400数据表的任意电阻间匹配漂移上限使单片等效比例的设计温漂上界为1ppm/K；两片跨电压/电流通道取最坏2ppm/K。依据和推导见适配片说明。此为设计推导，没有实物温漂测量。

• 适配片12×12mm，原主板铜不切割；采用短连接至IN/SUM/OUT与安静AGND屏蔽。三个信号节点须按原图核对，不能把MSOP芯片直接焊在两只0805位置。详细表见适配片接线文件。

• 原24Ω输出串阻、保持电容、反馈补偿与模拟±15V链保留。不能因为固件低速采样就删除模拟补偿。

4. 电源与隔离通信

电源与隔离485整合为一块独立子板，取代旧独立LDO小板；主板U4/L2/D3/C17继续停装。外部输入为稳压5.0V±2%，经主板U3后送子板。选择5V的原因包括ADP1613推荐输入范围和原开关支路的启动边界，并非已经测得LDO使精度提升。

两路ADP3338-3.3分别供MAIN和COM：MAIN接主板L5.1，COM仅供ADM2587E，输出不并联。主板原L5滤波器保留。ADM2587E逻辑侧供3.3V，避免5V供电时其VIH和RxD电压与3.3V MCU不兼容。隔离器内置DC/DC的开关电流、同源5V的压降、地回流和辐射仍会耦合至模拟部分，必须以最终装配实测。

外部A/B与ISO_GND只接子板隔离侧端子。TVS按总线共模与隔离侧地布置；120Ω终端由跳线选择，默认断开，只在总线两端按系统拓扑启用。芯片隔离额定值不等于整机已通过耐压、EMC或浪涌试验。

5V/1A是台架电源能力建议，不是已测整机耗流。LDO热耗散按实测电流计算；例如5.1→3.3V、200mA约0.36W/路，另计静态电流与铜面散热。尚无整机温升或结温验证。

5. 固件与校准

固件为独立C99工程，复用ADI器件头与启动文件。UART替换原ASCII控制台，不链接LCD、菜单、编码器和蜂鸣器。未装输入脚设明确状态；P2.2/BM保持输入上拉。

AD8253的Gv/Gi各有1、10、100、1000四档；100Hz和1kHz各有16个增益对，合计32个乘法修正系数和有效掩码。默认系数1不等于已校准，未验证的条目置未校准状态。激励频率自动切换在约200μS/cm附近使用190/210滞回，避免来回切档；实际频率、增益对、测量计数随数据输出。换增益、频率或校准参数后丢弃完整四相测量周期。

四相采样不是100Hz/1kHz的实时数据输出。ΣΔ滤波及反相建立使完整测量需要数秒，换档还需丢弃周期。上位机应检查样本计数/时间戳和SETTLING/STALE标志，不能把多次读取同一快照当作新样本。

四线Pt1000使用R13=4990Ω、名义200μA，错误不以25°C代替。温度故障时温度及κ25为NaN，κ(T)在自身通道有效时仍可报告。200μA电流设置必须不启用额外10μA的IDAT0叠加位。单纯比率测量不能消除自热或输入负载不确定度，仍须整链温度校准。

校准参数通过解锁、暂存、范围检查、整参数CRC、显式保存进入Flash；两个独立512字节页采用序号、CRC和最后有效标记，避免单次断电毁掉唯一配置。地址0x1FA00与0x1FC00用于A/B，末页0x1FE00 – 0x1FFFF涉及设备安全配置，保留不擦写。改通信参数需先用旧参数回包再切换。维护强制档模式及全部寄存器以实际协议文档为准。

6. nLF未完成项与启用条件

已实现36点表计算、来源SHA256、CRC、范围和故障处理；用于主机测试的合成表不会进入正式固件默认值。当前尚无经核验的ISO 7888真实因子表，κ25默认NaN并置NLF_UNVERIFIED。 因此目前不能称为已完成温补功能的成品。

下一步须取得标准或可追溯正式厂商表，核对参考温度、温度点、适用水样/电导范围和插值规则。如果来源为20°C基准，须正确归一到25°C。人工审查来源后使用导入工具，再通过写保护/CRC/显式保存启用。随后与已校准参考系统对代表性天然水样做0 – 35°C温度扫描和独立比较。

7. 主板生产资料未完成项

原始Rev A档案只有PDF、BOM、Gerber、钻孔和固件，未取得原生PADS PCB/网表。主板GTP/GBP、CPL、IPC-356和电气DRC尚不能从可信设计生成；内层G2/G3是第2/3铜层，但逐岛网名未核实。当前不创建同名空文件冒充交付。完整恢复步骤见主板生产边界说明。

新增小板从真实可编辑KiCad导出其自身制造资料。小板DRC不能替代主板DRC，也不能替代实物验证。BOM中的分销SKU、现货/停产状态尚未实时核实；HOLD项不能在生产放行时跳过。

8. 实物验收建议

1. 分级上电检查5V输入启动峰值、两路3.3V及主板±15V、实际负载、纹波、上/掉电反灌和温升；检查主/隔离地没有误接。

2. 用短线电阻夹具校验两频率、实际可达增益对、正负相位与切档建立；独立测量电阻/夹具的实际值，记录未测条目。

3. Pt1000连最终主板、线缆和固件，在0/25/50°C标定，再用12.5/37.5°C独立检查；改变流速/激励检查自热。AA级类别公差不能代替±0.05°C验收。

4. 用有证标准液覆盖10/20/50/84/100/500/1000/1413/2000附近的适当点，按实际证书值和温度比较，低于50按1%限值，其余0.5%；50边界采用更严格限值。保留独立批次/点位，记录U与k；判定可采用|误差|+U≤限值的保守准则。

5. 两极池的极化、线缆串阻/电容和污染随频率及水样改变。固定最终电缆和浸深，检查100/1000Hz切换附近连续性与独立温度变化；不能只用一瓶1413液宣称整个量程通过。

6. 最后进行Modbus长时间通讯、总线端接、断电保存恢复、传感器开短路、环境温湿变化及所需EMC/浪涌/隔离测试。以上均未由当前软件测试代替。

FW-EC-TX Rev B0：整机接线

本文件区分主板与电源/隔离485子板的同名连接器。接线前断电，并按两块实板的pin1标记确认方向。所有针号均为电气引脚号，不按照片的左右位置猜。

1. 两极电导池：主板J5

主板针脚	网络/用途	接法
J5.1	F+，交流驱动	电极A驱动线
J5.2	S+，同侧电压采样	电极A采样线
J5.3	S−，另一侧电压采样	电极B采样线
J5.4	F−，TIA电流返回	电极B电流返回线
J5.5	原屏蔽/地参考	按探头屏蔽方案单端接，不默认等同任一测量电极

两电极四端引线时，F/S分别接到同一个实际电极，仍然是两极池。只有两根测量线的探头，在转接端把1/2并接、3/4并接，固定引线/触点的阻抗包含在整机校准中；远端独立F/S不能由板端分叉替代。不要把BNC壳未经核查直接接PGND或设备外壳。

2. 四线Pt1000：主板J3

主板针脚	用途	接法
J3.1	F+	Pt1000高端激励线
J3.2	S+	同一高端的独立采样线
J3.3	S−	Pt1000低端的独立采样线
J3.4	F−/偏置返回	同一低端的独立返回线

J3.4带原模拟偏置，不是外壳地，也不能接ISO_GND。同侧两线在传感元件端共点，护套/屏蔽接法需单独确认。本版不接Pt100、NTC、两线/三线RTD或数字温度模块。

3. 电源与MAIN 3.3V

连接	说明
外部稳压5.0V±2% → 主板J1	主板J1.1为输入正、J1.2 PGND；MJ-179PH插头尺寸/中心极性先实测，J1.3是插座开关触点
主板U3之后C9的VCC焊盘 → 子板J1.1	取经过原反接保护之后的5V，不跳过U3
主板PGND → 子板J1.2	电源返回，短线、足够线径
子板J1.3 MAIN3V3 → 主板L5.1(B)	原滤波器之前的3.3V输入；也可按已核对图接C26非地端
子板J1.4 PGND	与J1.2同网的返回端，按装配接地布线使用，避免不必要的大环路

主板U4/L2/D3/C17停装，禁止恢复另一3.3V源或桥L2。L5.3是地，绝不能当3.3V输入。 子板MAIN与COM两路3.3V输出不并联；旧35mm LDO板不再另装。

4. MCU逻辑到隔离板：子板J2

子板针脚	信号	主板连接点
子板J2.1	RXD_TO_MCU	停装U7的pin1（原RO），到MCU UART RX
子板J2.2	TXD_FROM_MCU	停装U7的pin4（原DI），来自MCU UART TX
子板J2.3	DE_FROM_MCU	停装U7的pin3（原DE）；模块内部/RE与DE同控
子板J2.4	PGND	MCU侧地，仍属非隔离侧

原U7移除后从其焊盘引出短线；原U7 pin2不单独外接。DE低为接收默认，高为发送；固件等最后停止位发送完成后才释放。调试时不要只给COM上电又断开MAIN3V3还连接UART，避免经I/O保护二极管反向供电。串阻不能代替正确的供电顺序。

5. 外部Modbus总线：隔离板J3

子板针脚	网络	去向
子板J3.1	B	外部设备RS485 B
子板J3.2	ISO_GND	外部设备总线参考地，按系统隔离接地方案连接
子板J3.3	A	外部设备RS485 A

不同设备A/B命名可能相反，先看设备手册与差分极性定义，通讯不通时核查极性。A/B使用双绞线。120Ω跳线默认断开，仅总线物理两端按拓扑启用。外部总线不得接旧主板J2；ISO_GND不得在本机短接PGND、MAIN地或调试器地。 屏蔽/机壳地的系统连接需另行确定。

Modbus默认地址1、9600、8E1。寄存器是0基地址，浮点为IEEE754两个16位寄存器高字先传。原ASCII 30 raw及115200 8N2协议已删除，原上位机命令不能继续使用。

6. J4下载口

保留原20pin/2.54mm J4：1=3.3V VTref、7=SWDIO、9=SWCLK、15=RESET，4 – 20的偶数针为地。19原标5VOUT未给本板供电；不要通过该针强行供电。使用支持ADuCM360的正版J-Link及匹配20针线，目标板独立供电。

7. 匹配网络片

原R19/R20、R29/R31、R37/R38、R48/R52各接一片，每台四片。IN接保持缓冲输出原电阻端，SUM接ADA4528反相求和节点，OUT接ADA4528输出原反馈端；安静AGND只接EP屏蔽。原两电阻共有的SUM只需一根短线。具体焊盘号、ADC0 – 3通道及底面方向使用适配片自身接线表，不能把四片或IN/OUT互换。完成后检查全通路、无短路，再上电。

FW-EC-TX B0：Modbus RTU 寄存器与校准

此说明对应 firmware/protocol/tx_protocol.c 的真实实现，完整逐块地址表见 firmware/protocol/register_map.csv。地址全部是 Modbus PDU 零基地址，不是屏幕上可能采用的 40001/30001 编号。默认地址 1、9600 baud、8E1，支持 9600/19200/38400/57600/115200；不支持旧版 ASCII 命令。

传输与字序

- RTU CRC16 多项式0xA001、初值0xFFFF，在线先发CRC低字节。
- 每个16位寄存器在线高字节先传；float32/uint32/int32 均高16位寄存器先传。float32 是 IEEE754；例如1.0为 3F80 0000，NaN须按状态位处理。
- FC04读测量区；FC03可读测量区和配置区。FC06用于可写16位标量；FC10用于整32位、批量参数和控制事务。32位值不能拆成两次FC06写。
- 最大FC03/04读125字，FC10写123字。非法功能/地址/数据返回异常码1/2/3；Flash提交失败返回4；提交过密返回6。
- 站址0广播和非本站请求静默忽略；所有受保护配置不接受广播写。CRC错、线路错误或非法RTU定界不作为正常命令执行。
- ≤19200 baud按11位8E1字符计t1.5/t3.5，较高波特采用0.75/1.75ms。接收中断时间戳在完整stop bit后，固件据此补偿一个字符时间；前台最终定帧保守再等一个字符，9600下约5.156ms后处理。主机工具同样保留这个余量。
- DE在真正UART TEMT后释放，回复完成后才采用新地址/波特率；不能按软件发送队列空或THRE判断发送完成。

数据读取

一次FC04从0x0000读32寄存器可获得一致的当前应用快照及诊断计数。重点字段：

零基起始地址	长度	含义
0x0000	2	κ(T)，μS/cm
0x0002	2	κ25，μS/cm
0x0004	2	温度，°C
0x0006	2	原始电导G，S，未乘分档系数与K
0x0008 / 0x000A	各2	电压/电流ADC正负相差值，int32
0x000C	2	状态/故障位，uint32
0x000E	2	完整电导周期计数
0x0010 / 11 / 12 / 13	各1	Hz、GV、GI、校正表索引
0x0014 / 0x0016	各2	运行时间/电导样本年龄，ms

应用程序必须联合检查有效位、故障位、校准位和样本年龄。有效位表示采样/计算具备有限结果，不代表仪器已通过精度验收。完整电导周期约数秒，切档丢整周期时保持SETTLING并输出NaN；不要把轮询速度当测量更新速度。

bit	名称	含义
0	EC_VALID	κ(T)有限、采集通过基本有效性判断
1	TEMP_VALID	温度通道有效
2	K25_VALID	已计算有限κ25；范围标志仍须检查
3	EC_LOW_RANGE	10≤κ(T)<50μS/cm，目标误差带为±1%
4	NLF_TEMP_OOR	超出nLF的0 – 35°C；不外推，κ25为NaN
5	NLF_EC_OOR	算得κ25超出60 – 1000μS/cm；数值保留但适用性超界
6	RTD_FAULT	温度链故障；不得用25°C代替
7	EC_FAULT	电导采集故障/饱和/信号过弱等，κ(T)不可用
8	SETTLING	启动、切频、切增益或参数变更后的建立/整周期丢弃
9	UNCAL_GAIN	当前频率×GV×GI的有效校准位尚未置位

bit	名称	含义
10	UNCAL_TEMP	温度整链标定标记未置位
11	UNCAL_K	K标定标记未置位
12	FLASH_FAULT	存储读写/校验异常
13	ADC_TIMEOUT	ADC转换或温度更新超时
14	EC_OUT_OF_RANGE	κ(T)<10或>2000μS/cm
15	TEMP_OUT_OF_RANGE	温度<0或>50°C
16	FACTORY_DEFAULTS	未从有效Flash记录加载参数
17	RTD_OPEN	开路/参考检查异常
18	RTD_SHORT	短路样低电阻诊断
19	STALE	电导样本年龄>10秒
20	NLF_UNVERIFIED	无可验证、已审定的nLF表；κ25不可验收
21	MAINTENANCE	当前使用强制频率/增益，仅供校准维护

温度故障可保留有效κ(T)，但κ25必须无效。当前正式ISO nLF因子尚未取得，生产默认表禁用；即使温度恰为25°C也返回κ25=NaN+NLF_UNVERIFIED，避免暗中用未经验证的系数。

参数与分档校正

FC03在未解锁时读取active，解锁时配置区域读取staged；测量快照和状态仍基于active。K范围0.5 – 1.5cm⁻¹，温度gain范围0.95 – 1.05、offset范围±5°C。温度计算为 Tcal=Traw×gain+offset。

分档索引 n=f×16+v×4+i：f=0/1对应100/1000Hz，v/i=0/1/2/3对应GV/GI=1/10/100/1000。校正系数地址 0x0200+2n，共32个float32。计算关系：

Gcorrected = Graw × gain_correction[f][v][i]

κ(T) [μS/cm] = Gcorrected [S] × K [cm⁻¹] × 1e6

原始G已按实际AD8253增益和R47=1000Ω换算，但尚未乘校正表或K。每项允许0.5 – 2.0；写入整项自动置gain_valid_mask对应bit。只标记实际测过的组合，不要把32个默认1.0都标成已校准。不同档位可能需要不同测试阻抗/激励，有些组合在当前量程会饱和或过弱，不能用强制模式使其自动变得可测。

自动频率在约200μS/cm附近使用190/210回差：100Hz超过210切1000Hz，1000Hz低于190切100Hz。频率/增益或维护模式改变后丢弃完整四相周期，不混用前后档数据。

写保护、提交与掉电

1. FC10向0x7F00写2字 C35A 5AC3，把active复制到staged并打开30秒窗口。

2. 在staged写K、温度、通讯、系数或nLF字段。32位必须完整成对写；每条批量写先校验再原子接受，非法字段拒绝整条。

3. 修改K/温度系数会清相应已校准标记。实际校准完成后，再设置0x010A的bit0/bit1。

4. 读0x7F08两字，获得整份336字节staged参数CRC32。

5. FC10从0x7F02一次写4字：5341 5645加上刚读的CRC高/低字。单写SAVE键或CRC均不接受。

6. MCU把新记录写到另一个独立512字节页、回读、最后写valid标记。成功回复在旧通讯设置发完后，active才采用新配置，自动退维护/上锁。两次SAVE至少间隔5秒。

超过30秒没有有效写或keepalive则取消staged、退AUTO。需延长窗口时向0x0404写0xA55A；不要重复unlock当续期，否则会把尚未提交的staged重置为active。向0x7F00写0取消；0x7F10写0x44454654仅把默认值放到staged，仍需独立SAVE。

Flash A/B页为0x1FA00、0x1FC00，各512字节。0x1FE00末页含设备安全信息，禁止擦写；固件链接区在0x1FA00之前。A/B、CRC和valid-last软件测试不代替真实硬件掉电/耐久试验。

若修改通讯的SAVE回复丢失，设备可能已持久化并切到新设置。应分别用新旧站址/波特率读状态，避免反复盲写。多主机同时配置不受支持。

维护模式与校准流程

先解锁，再FC10向0x0400一次写4字 [1,f,v,i]。固件切到指定频率/增益，置MAINTENANCE，并丢完整周期。读状态直到EC_VALID、无SETTLING/故障、freq/GV/GI与要求一致且sample_counter改变。30秒窗口用0x0404续期；写mode=0或锁定/SAVE均退AUTO。

电子学校正用可溯源标准电阻/电导夹具的实际值：Gref=1/Rcert，系数 C=Gref/mean(Graw)。应采多个不同完整周期，记录重复性、频率和实际GV/GI，并另作独立检验。电阻夹具只校电子学，不能替代真实电极/线缆的极化、K和液体温度验证。再用有证标准液、最终探头和固定线缆标K，最后验证分段精度；温度须四线Pt1000连整链标定并在独立温点检查。

上位机工具

物理串口依赖 python3 -m pip install pyserial；Linux可用/dev/ttyUSB0，Windows把端口改为COM3。以下是操作示例，数值必须来自实际标定：

```
python3 firmware/tools/tx_modbus.py --port /dev/ttyUSB0 status
python3 firmware/tools/tx_modbus.py --port /dev/ttyUSB0 read 0x0100 14
python3 firmware/tools/tx_modbus.py --port /dev/ttyUSB0 configure --cell 1.002 --mark-k-calibrated
python3 firmware/tools/tx_modbus.py --port /dev/ttyUSB0 configure --temperature-gain 1.0001 --temperature-
offset -0.02 --mark-temperature-calibrated
python3 firmware/tools/tx_modbus.py --port /dev/ttyUSB0 configure --new-address 17 --new-baud 19200
python3 firmware/tools/tx_modbus.py --port /dev/ttyUSB0 --address 17 --baud 19200 status
python3 firmware/tools/tx_modbus.py --port /dev/ttyUSB0 force 100 10 100 --hold-seconds 20
python3 firmware/tools/tx_modbus.py --port /dev/ttyUSB0 calibrate-gain 100 10 100 --reference-s 0.0001 --
samples 3
```

force命令在指定时长内续期并输出状态，正常结束后退AUTO；calibrate-gain只接收所选档的新有效样本，计算并提交该单格。异常时尝试退出维护；断线时硬件30秒自动退AUTO。

nLF导入必须先取得合法可追溯的正式因子并完成人工审定，不附送假表：

```
python3 compensation/make_nlf_profile.py --factors reviewed_factors.csv --source-artifact reviewed_source.pdf
--source-id 1 --reviewed --output reviewed_nlf.json
python3 firmware/tools/tx_modbus.py --port /dev/ttyUSB0 import-nlf reviewed_nlf.json --source-artifact
reviewed_source.pdf
```

工具先核对来源文件SHA256、36点、25°C恒等、单调性、CRC、stage字段一致，再stage全部因子/元数据，最后单独写NLF1并SAVE。CRC和SHA用于完整性/身份追溯，不能证明来源就是ISO或实际水样符合nLF假设。当前尚无正式ISO因子，κ25功能仍未完成验收。

已验证与未验证

工具的主机测试把真实 tx_protocol.c、tx_storage.c、nlf.c编为共享库，通过碎片化模拟串口进行端到端测试，覆盖CRC/长度/异常/写echo、保护提交、旧通讯回包、新通讯读取、维护超时、原始G标定、nLF来源损坏拒绝。结果见firmware/tools/host_client_validation.json。测试中的nLF曲线只存在临时测试文件，明确非ISO，不嵌入正式HEX。

未做物理UART/隔离485总线、示波器时序、MCU真实Flash掉电、传感器精度、真实ISO因子与κ25验收；这些需要实板与标准资料。

FW-EC-TX Rev B0 主板：工程样机 CAM 与生产边界

该主板基于 ADI EVAL-CN0359-EB1Z Rev A、此前 v0.2 已核验的 Gerber。当前派生板号为 FW-EC-TX Rev B0。原四层铜、孔、板框、阻焊和底层丝印逐字节保持，只更换顶层品牌/板名丝印。主板不是重新布线的原生 EDA 工程。

当前可用于让板厂审 CAM 和制作工程裸板。完整主板贴片生产资料没有完成，不应以此自动下单代贴或宣称完成电气 DRC。电源/隔离485合并板和匹配电阻网络适配片分别使用各自可编辑设计及制造文件；不能把子板的 DRC 结果当成主板的 DRC 结果。

1. 已实际完成

- manufacturer/：四层铜 GTL/G2/G3/GBL、顶底阻焊 GTS/GBS、顶底丝印 GTO/GBO、板框 GKO、明确公制小数钻孔 DRL。
- FW_EC_TX_B0_mainboard_CAM_ENGINEERING_ONLY.zip：上述文件的独立工程裸板包。
- cam_derivation_report.json：所有未改层 SHA-256、顶丝印保留图元逐项一致性、删除/新增对象数；铜、孔、板框未改变。
- original_cam_geometry_audit.json：原 v0.2 几何、板框和钻孔对位检查。原钻孔 247 项：233 圆孔、14 槽孔，7 种刀径；最大孔心对铜焊盘匹配距离约 0.00163 mm。
- mainboard_RevB0_assembly_ECO.pdf：原完整三页电路上的明确装配 ECO。是原理图 PDF + 装配变更，不是已重建的可编辑网表工程。
- sources_original/：原始官方 Gerber ZIP、原始源码 ZIP、官方 BOM、原始原理图 PDF、来源清单及哈希。原始档案保留原厂标志供比对；更改的是新生产丝印。

2. 丝印更改与铜层不变的证据

顶丝印只删除原 CAD 坐标 x=64 – 116 mm、y=112 – 129 mm 的空白品牌区图元，共 2268 项，覆盖 ANALOG DEVICES 标志、EVAL-CN0359-EB1Z/Rev.A 字样及 WEEE/RoHS/其他合规标志；加入 55 个普通矢量笔画，写 FW-EC-TX 和 REV B0。其余 3468 项顶丝印图元往返后逐 primitive 相同。preview_top_silkscreen.svg/.png 已目视检查。

铜层、阻焊、底丝印、板框、钻孔均从已审 v0.2 CAM 逐字节复制。图形文件名更换为 FW_EC_TX_B0.* 不改变坐标或比例。与模拟精度有关的原走线、焊盘、过孔和内层铜图形均未修改。这个事实不表示新增隔离板、电阻网络适配、飞线与电源的整机耦合已经实测通过。

3. 叠层与网络说明

由顶面至底面的制造层序固定如下。不要因扩展名 G2/G3 自动猜测为全部地/全部电源：原文件是铜图形，不携带经过验证的网络标签。

顺序	本次 CAM	原始文件	已确定用途/未确定边界
L1 顶铜	FW_EC_TX_B0.GTL	top.pho	原顶铜；焊盘、布线和铜区域按原图形
L2 内层1	FW_EC_TX_B0.G2	layer2.pho	原内层1铜；未取得原 PCB 网表，不能给出经过验证的逐岛网名清单
L3 内层2	FW_EC_TX_B0.G3	layer3.pho	原内层2铜；不能未经原网表核实就声称整层为 +3.3 V 或 GND
L4 底铜	FW_EC_TX_B0.GBL	bottom.pho	原底铜；包含 U8 等模拟/数字器件焊盘和布线

本次建议询价工艺：四层 FR-4，成品板厚 1.6 mm，外层铜 35 µm（1 oz），内层铜暂选 17.5 µm（0.5 oz），ENIG，绿色阻焊。厂家应提供达到成品厚度的实际 PP/芯板叠层、铜厚公差和 CAM 最小间距能力供审核。原厂板厚、铜重、介质厚度/牌号没有取得，这些是工程建议值，不冒充 ADI 原设计叠层，也不声称受控阻抗已验证。

板外框中心线约 99.822×103.632 mm，保留原内部狭槽；不得凑整数、缩放或自动改线。原 DRL 不区分 PTH/NPTH，按原孔环与元件孔保留通孔镀铜；安装孔/槽的最终镀孔选择须由 CAM 检查孔环/连接后确认，不能把全部孔自动做成 NPTH。

4. 当前明确没有生成的文件

用户要求	当前状态	缺少的真实数据/不能采取的快捷办法
主板 GTP/GBP 锡膏层	NOT_GENERATED	原资料无 Paste。需要逐位号足迹和 DNP 状态、实际贴片焊盘、U8 EP 分窗/减量及两面装配规则；不能把阻焊开窗直接当钢网开口。
主板 CPL	NOT_GENERATED	缺原生器件中心、转角定义、面别和 pin1 映射。丝印文字中心不是器件装配中心；光凭近邻分组不能可靠给出 U8/开关/二极管方向。
主板 IPC-356	NOT_GENERATED	Gerber 无位号-引脚-网络标签；钻孔无过孔/器件孔网络归属。几何提取网络只能作比对候选，不能作为设计意图网表。
主板电气 DRC	NOT_GENERATED	缺电气网表、真正 EDA 铜对象/net 属性和原规则。几何往返一致/孔对位检查不是开短路/净距/网络连通 DRC。
G2/G3 逐岛网名表	NOT_VERIFIED	须用可信 PCB 网表和通过孔/焊盘网络归属验证各铜岛，不能按照片猜。
完整原生主板原理图/PCB 工程	NOT_OBTAINED	当前官方归档只取得 PDF、BOM、Gerber、固件源码。2023 wiki 的 DesignSupport 链接涉及后续 Rev B Allegro 资料，不能未经逐项核对套用为 Rev A。

此目录不会生成同名空文件或用全网名 UNASSIGNED 的 IPC 文件填充交付清单。

5. 完整完成的可执行路径

优先向 ADI/板卡资料提供方取得 PADS 9.5 对应 Rev A 原生 PCB 与原理图，最好同时提供 PADS ASCII、原网络导出、装配坐标、Paste 和原 DRC/层叠规则。逐项确认其四层铜、孔和丝印与本次保留的官方 Rev A Gerber 一致，再修改装配/通讯区并导出全套生产文件。原始 CAM 头中 CN0343.pcb 是已审归属的内部工程名，不是可编辑 PCB 文件本身。

若原生文件无法取得，则必须重建并逐项核对电气 EDA：

1. 从完整三页 PDF 重建所有主板位号/单元、引脚、网络、DNP 与封装；对 MCU 电源、EP、ADC、参考、采样保持及四路比例链做双向审查。

2. 由原铜/阻焊/丝印/孔与官方照片逐一定位 197 个原始位号的足迹；确认 pin1、底面镜像、封装坐标原点。Gerber 可以辅助恢复精确焊盘位置，但需要与电气网络对应。

3. 把四层实际布线、过孔、铜岛重建为有 net 属性的电气铜对象，并与原 CAM 逐层对比；把旧图像作为背景或图形导入不能让连接性 DRC 有效。

4. 给 DNP 处理、U8 底面 EP、匹配网络适配和新增隔离区明确组装面与 Paste 规则，再从同一个最终 PCB 工程生成 CPL/Paste/IPC-356；跑 ERC、DRC、网表与 PCB 一致性检查。

5. 将上述生成数据与原铜保持/明确改动区比较，进行板厂 CAM/贴片工程审查及首件检验。通过之后才能叫完整主板生产资料。

这是完成当前缺项的最少可验证流程；凭 Gerber 自动生成名义 IPC/CPL 不能取代这些步骤。

6. 本版主板装配/接口摘要

• DNP：U1 LCD 模块及其配套连接器、S1 编码器及旋钮、U2 蜂鸣器；原 U7 非隔离 RS485 芯片及 R10 停装。UI专用支持件U6、R6/R7/R8/R9、C27/C28/C35、C33/C34、Q1/R18/D4 也停装；这些连接已由官方第一页独立核对。C43及C1保留作3.3V去耦。R17=47k保留作为P2.2/BM启动模式输入上拉；虽然与原蜂鸣器驱动共用该节点，不能只按UI辅助件盲删。J2本体DNP。

• 保留 J4 调试接口。原 J2 不再接外部 485 总线；外部 A/B/ISO_GND 只接隔离板 J485。

• R13=4.99 kΩ、0.01%、≤2 ppm/K，四线 Pt1000、200 μA；R47=1.000 kΩ、0.01%、≤5 ppm/K。

• 四路原7.5k/1.2k成对电阻停装，匹配适配板用LT5400BIMS8E-7的6.25k/1k配对，比值仍0.16、比值温漂≤2ppm/K。绝对阻值改变使前级负载约增加20%，必须验证稳定性/建立时间/噪声；不能只因为比值相同就宣称模拟负载未变。按各适配板/焊盘图落实，不能把MSOP网络直接摆进旧0805焊盘。

• 主板 U4/L2/D3/C17 保持停装，由B0电源/隔离485合并板的ADP3338 MAIN路供主板3.3V，旧35mm独立LDO板不再另装。输入 +5.0 V±2%；该选择旨在避免原开关支路启动边界并便于噪声验证，没有已实测精度提升的承诺。

新增隔离 DC/DC 的开关噪声、母板接地、供电回路和电极地耦合仍需整机测量。保持原模拟铜仅减少重新布线的不确定性，不代替这个实测。

FW-EC-TX Rev B0：四路匹配衰减网络适配片

本目录交付一款 12×12 mm、双层、0.8 mm 板厚的真实 KiCad 适配片；一台仪器装 4 片。主板保留 Rev A 原模拟铜箔与元件位置，停装原八只独立衰减电阻，在原焊盘接入适配片。该做法需要额外立体安装空间和短引线，尚未完成主板实物机械匹配及电气验证。它不是与原两颗 0805 几何兼容的直接贴片网络，也不是重新布置后的主板一体方案。

已选器件与原值的区别

• 选定 ADI LT5400BIMS8E-7#PBF，8 引脚 MSOP、带浮置 EP 第 9 焊盘；原厂表格和现行产品页均列出该完整订货码。没有把不存在于本次资料中的 LT5400AIMS8E-7 当作已选型号。

• 芯片内部 R1=R4=5 kΩ、R2=R3=1.25 kΩ。

• 输入臂：R1+R2=6.25 kΩ；反馈臂：R3 ∥ R4=1.00 kΩ；衰减比 1/6.25=0.16，与原主板 1.2 k/7.5 k 一致。

• 这不是严格保持原绝对 7.5 kΩ/1.2 kΩ。两个等效电阻都降为原值的 5/6，对上游缓冲器的名义负载电流增加 20%。

• B 级匹配误差最大 0.025%；单个绝对阻值容差为 ±15%，不能把它写成 0.01% 绝对精度网络。保守按共同绝对偏差估算：Rin=5.3125 – 7.1875 kΩ，Rf=850 – 1150 Ω；各元件归一化匹配误差另计。

• 保留原 820 pF 反馈电容。名义反馈极点由约 161.7 kHz 变为 194.1 kHz；只按±15%绝对阻值估算约 168.8 – 228.3 kHz。这些是计算值，不是闭环稳定性或采样建立时间的实测结论。

原主板八只独立电阻的采购量在新 BOM 中应为零（DNP），不是同时保留独立电阻再并接适配片。

匹配温漂上界

依据本目录 sources/LT5400.pdf Rev C：

1. 第 4 页电气表的匹配温漂最大值为 1 ppm/°C，不是把典型 0.2 ppm/°C 当作保证值。Note 5 明确此参数不逐只 100% 测试。

2. 第 6 页“ Matching Specification ”说明匹配采用最保守定义，比较四个电阻中归一化偏差最大的与最小的；表格写明“ Any Resistor to Any Other Resistor ”。因此不是只对某两个同值电阻的承诺。

3. 对串联臂：$\alpha_{in}=(R1\cdot\alpha1+R2\cdot\alpha2)/(R1+R2)$；对并联臂：$\alpha_f=(R4\cdot\alpha3+R3\cdot\alpha4)/(R3+R4)$。两个等效 TCR 都是单元 TCR 的正权重凸组合。

4. 因单元间 TCR 极差不超过 1 ppm/K，$|\alpha_f-\alpha_{in}|\le 1$ ppm/K。这给出每片 0.16 衰减比≤1 ppm/K 的设计推导上界，满足用户≤2 ppm/K目标。

5. 电压与电流通道使用不同芯片，其比值的保守温漂上界可按 2 ppm/K；静态误差、焊接应力、板间温差、自热和长期漂移仍需分别评估。

这是基于原厂器件规格和等效电路的推导，不是对整机实际温漂的测试报告。每档电压/电流增益仍须校准，不能因使用匹配网络而跳过分档校准。

引脚与四个主板通道

芯片本身：R1=pin1 – 8；R2=pin2 – 7；R3=pin3 – 6；R4=pin4 – 5。适配片连接为 pin8↔pin2（MID），pin7/3/4 为 SUM，pin6/5 为 OUT，pin1 为 IN。EP pin9 接安静 AGND 屏蔽。

适配片	主板停装	IN：保持缓冲器输出	SUM：ADA4528反相输入	OUT：ADA4528输出	ADC
RN-A	R19、R20	U10 pin6	U12-B pin6	U12-B pin7	ADC3
RN-B	R29、R31	U13 pin6	U12-A pin2	U12-A pin1	ADC2
RN-C	R37、R38	U16 pin6	U20-B pin6	U20-B pin7	ADC1
RN-D	R48、R52	U21 pin6	U20-A pin2	U20-A pin1	ADC0

位号与路径以 ADI Rev A 完整三页原理图第 3 页核对。原 R19/R29/R37/R48 为输入臂，原 R20/R31/R38/R52 为反馈臂，原 C55/C75/C85/C96 继续并接在反馈臂两端。

适配片 J1 是 裸线焊盘特征，不采购接插件：

片上焊盘	连接对象
J1.1 / I	原 7.5k 电阻靠保持缓冲器一端，IN
J1.2 / S	原 7.5k 电阻靠 ADA4528 反相输入一端，SUM
J1.3 / S	原 1.2k 电阻靠 ADA4528 反相输入一端，SUM，与J1.2片内同网
J1.4 / O	原 1.2k 电阻靠 ADA4528 输出一端，OUT
J1.5 / G	当地安静模拟地，例如同一 ADA4528 的 pin4 地连接处；这是额外屏蔽地线，不接任何电阻信号焊盘

原主板两颗电阻的 SUM 端已同网。优先只接一根短 SUM 线（J1.2 或 J1.3），以减小环路；另一片上 SUM 焊盘可留作定位/测量。若为固定需要接四个原电阻焊盘，J1.2 和 J1.3 可同时接，但必须评估增加的环路和寄生。

不要凭元件丝印朝向或旧0805的“ 1/2脚 ”推测端点：在断电、原电阻已拆除后，用通断核对上述明确的缓冲器和运放引脚。所有适配片与原电阻都位于主板 Bottom 元件区域；适配片上的 LT5400 是其自身 Top 面器件，两块板的Top/Bottom不要混为一谈。

装配与实际边界

1. 停装并清理原八只独立电阻焊盘，确认未损伤旁边反馈电容及走线。

2. 先独立装配适配片 LT5400，核对 pin1 点标记、3×3 mm MSOP本体、0.65 mm脚距及EP；EP焊到安静AGND铜垫。不在适配片上加数字或通信回流。

3. 使用短、清洁、低漏电的绝缘线，优先裸露自由引线≤5 mm；实际长度与立体位置记录在装配日志，不能把5 mm当成无须验证的硬保证。引线不得悬空晃动或与±15 V、时钟、隔离DC/DC区域交叉。

4. 绝缘支架使适配片与主板器件间保留净空，先核对邻近SOIC/MSOP高度和外壳底面空间。12×12 mm几何不能在没有实物试装的情况下宣称四片都可无干涉安装；必要时先只装一通道做验证。

5. 连接完成后测实际输入/反馈电阻路径和0.16比值，检查四路直流中心、变幅/换增益/换频后的建立及噪声。将每个频率、每个 Gv×Gi 档位重新校准。

6. 最终按不同环境温度检查比值漂移与整机读数。任何飞线、适配片和运放负载变更都可能影响寄生、稳定性及清洁后漏电，不能只凭适配片DRC通过宣称±0.5%整机达标。

制造文件与检查

- 原生设计：FW_EC_RATIO_B0.kicad_sch/.kicad_pcb/.kicad_pro，本地符号和线焊盘封装库均随附。
- 原理图：FW_EC_RATIO_B0_schematic.pdf；板层预览：FW_EC_RATIO_B0_pcb_layers.pdf。
- manufacturer/：双面铜、双面阻焊/丝印、顶/底锡膏、板框、明确公制小数点Excellon、IPC-D-356、CPL。底面锡膏为空层是正确结果：本适配片底面不装SMD器件。
- CPL_mm_lower_left.csv：mm，以适配片左下角为原点，U1=(6,6)，Top，旋转0°；CPL_KiCad_native.csv保留KiCad原生导出，供交叉核对。板内钻孔/Gerber使用同一绘图原点。
- erc.json、drc.json 是这块独立适配片的 KiCad 9.0.2 报告，不覆盖原CN0359主板。最终检查应为ERC=0、DRC=0、未连接=0、原理图/PCB一致性=0。
- IPC-356 来自本适配片真实PCB网络，不是根据Gerber几何猜测的网表。
- 建议工艺：FR-4，0.8 mm，外层1 oz/35 μm，沉金；0.20 mm走线、0.15 mm最小间距、0.30 mm过孔。最终工厂拼板和最小板边夹持由板厂CAM确认。

未完成：主板一体集成DRC、适配片与四个主板位置的实物装配、温度循环、运放稳定性、100/1000 Hz建立、焊后漂移及最终精度。若要求严格原绝对7.5k/1.2k和完全平面贴装，应改用有供应商正式图纸的定制网络并重新设计适配片；本次不捏造定制料号。

原厂与采购来源

• 原厂资料：https://www.analog.com/media/en/technical-documentation/data-sheets/5400fc.pdf（Rev C，第3页-7阻值/订货表，第4页精度/温漂/绝对公差，第6页匹配定义，第10页封装）。

• 产品页：https://www.analog.com/en/products/lt5400.html，本次HTTP200，能查到完整 LT5400BIMS8E-7#PBF。

• 不适用的直接替代：LT5400-1/2/3/4/5/6/8 单片原接法没有6.25比值；LT5401虽然匹配更好，其固定抽头不等于7.5k/1.2k，不能不改电路直接替代。

• ADI中国商城或ADI官方授权渠道按完整MPN询价；DigiKey检索入口：https://www.digikey.cn/zh/products?keywords=LT5400BIMS8E-7%23PBF。未核实具体DigiKey SKU、库存和报价，不能把猜测的-ND编号填成真实库存料号。

FW-EC-TX B0 电源/隔离 RS-485 合并板

这是独立可编辑的 100×80 mm、两层、1.6 mm FR-4、外层35 µm铜工程板，用于替代原主板的非隔离 U7 和原3.3 V开关降压支路。新增板的网表、PCB、贴片坐标、IPC-356与检查结果来自同一个KiCad工程；它不能代替缺少原生CAD的CN0359主板DRC。

电源与逻辑电平

- 输入必须为 5.0 V±2%，从主板反接保护U3之后的C9正端取电，地接PGND。禁止6/9/12 V输入。
- U2：ADP3338AKCZ-3.3RL7，输出3V3_MAIN到主板L5.1，保留主板L5滤波器；L5.3是地，不能接3.3 V。
- U3：同型号，输出独立3V3_COM，仅供ADM2587E逻辑侧和其内部隔离电源。两路3.3 V不得并联。
- 主板U4/L2/D3/C17停装，旧35 mm LDO小板不再需要。此选择解决旧3.3 V开关支路在5 V下的启动边界，并将隔离DC/DC脉冲负载与主3.3 V分开；没有已实测精度提升的承诺。
- ADM2587E的VIH为0.7×VCC，5 V供电时不能保证3.3 V MCU高电平有效且RxD可能超过MCU电压，因此本板使ADM逻辑侧工作在3.3 V。
- MAIN连续200 mA只是设计目标。按输入5.1 V、输出约3.25 V估算，MAIN在200 mA下耗散约0.37 W；COM在125 mA下约0.23 W，另计稳压器地电流。ADM2587E官方给出3.3 V/54Ω负载125 mA典型和120Ω负载120 mA最大条件，不能把接收状态典型耗流当整机最坏负载。实际启动、短路、总电流和温升尚需实测。
- 每路LDO输入/输出10 µF/25 V/0805，偏压与温度下有效输出容量应≥1 µF；SOT223的pin2和TAB均为输出，不是地。用尼龙柱固定。

接口与原主板连接

本板端子	定义	去向
J1.1	5V_IN	主板C9正端，U3之后
J1.2	PGND	主板C9地端/PGND
J1.3	3V3_MAIN	主板L5.1（B端）/C26非地端
J1.4	PGND	主板公共地，接线回路按实际布线规划
J2.1	RX_MCU	原主板U7.1（RO）焊盘，流向MCU
J2.2	TX_MCU	原主板U7.4（DI）焊盘，来自MCU
J2.3	DE_MCU	原主板U7.3（DE）焊盘，来自MCU
J2.4	PGND	原主板U7.5地焊盘
J3.1	B	外部RS-485 B线
J3.2	ISO_GND	外部总线参考地，保持与PGND隔离
J3.3	A	外部RS-485 A线

主板U7/R10及旧J2端子DNP。不要把旧主板J2或PGND接外部总线；否则会绕过隔离。 部分外部设备A/B命名相反，按其手册极性核对。屏蔽/机壳/保护地接法需系统级设计，不把屏蔽默认短接任一测量端。

本板/RE与DE同控，DE=0接收、DE=1发送；10 kΩ下拉使MCU复位时默认接收。三个逻辑线各串1 kΩ以限制异常注入和边沿；这不是完整Ioff隔离，调试时不要单独给COM供电并让MCU/MAIN掉电。

R17=47 kΩ继续装在主板，它是P2.2/BM启动模式上拉。删除蜂鸣器的R18/Q1/D4/U2不要求删除R17。

隔离、去耦与保护

- ADM2587EBRWZ，500 kbps器件。逻辑侧PGND与隔离侧ISO_GND没有直流铜连接。
- U1.11/14构成隔离DC/DC的GND_DC，经FB2到ISO_GND；U1.16/20接总线地。不要用铜皮绕过FB2。
- VISOOUT经FB1到VISOIN；相关0.1 µF/0.01 µF/10 µF去耦按Rev H表10布置，磁珠下方保留地铜避让。

• D1采用ADI UG-1266所列Bourns CDSOT23-SM712，pin1/2接A/B，pin3接ISO_GND。钳位回路在隔离侧，不向主板模拟地泄放。

• R2=120 Ω，经JP1跨A/B；JP1默认不装短路帽，仅物理总线两端按拓扑启用终端。

• 路由设置在主/隔离域之间留7.2 mm中心线/区域边界带；实际铜边界由导出审查记录核对。该数字、芯片2.5 kVrms额定和装了TVS均不构成整机安全、浪涌或EMC认证。共模浪涌仍可能给隔离屏障施压，需要实际系统测试。

制造文件与可重复检查

KiCad 9原生文件：fw_ec_tx_iso_power_b0.kicad_sch/.kicad_pcb/.kicad_pro；自定义符号在IsoPower.kicad_sym，标准封装来自KiCad库。

按顺序执行：

```
/usr/bin/python3 generate_isolation.py
/usr/bin/python3 finalize_layout.py
/usr/bin/python3 export_manufacturing.py
```

生成器使用真实网表进行两层布线；后处理仅合并过近同网冗余过孔、删除未用于另一层的过孔，不关闭DRC规则或添加排除项。最终以erc.json、drc.json、validation_isolation.json为准，导出脚本发现任何违规会停止。

manufacturer/含GTL/GBL、GTP/GBP、GTS/GBS、GTO/GBO、板框、PTH/NPTH公制小数钻孔、钻孔图、真实IPC-356及CPL。所有器件在顶面，GBP为空层属于实际设计结果。通孔端子和排针另行人工/波峰焊，不能当SMD贴装。

CPL原点为原生CAD (20,100) mm 对应成品板左下角，X向右、Y向上，角度为KiCad顶面观察的旋转角。CPL_SMT_only.csv仅贴片件，CPL_mm_lower_left.csv包含导出的通孔装配件并标出手工/THT。孔、Gerber和CPL使用同一辅助原点。

仍需实物验证

5 V插拔和两路3.3 V启动、掉电反灌、主±15 V启动/纹波；双LDO和ADM最坏发送/短路负载温升；隔离DC/DC辐射及对ADC/电极地耦合；A/B反接、断线、共模与TVS钳位；RTU低/高波特率长时间通信；整机电导率与温度误差。主板模拟铜没有改动不等于上述耦合影响已经消失。

依据

• ADM2582E/ADM2587E数据手册Rev H，表10、图35及3.3 V逻辑/供电指标。

• ADI EVAL-ADM2587EEB2Z UG-1266，保护电路与BOM。

• ADI UG-916与AN-1349，隔离RS-485/isoPower布线与辐射讨论。

• ADP3338数据手册及本项目v0.2供电复核。

原资料在sources/，来源URL在isolation_netlist.json。未实时确认DigiKey/立创SKU、生命周期和库存，不把访问失败写成停产或缺货。

nLF 温度补偿：实现范围、来源与尚未完成项

当前结论

已完成36点因子表的计算、完整性校验、Flash/Modbus配置接口和主机数值测试；尚未取得可核验的 ISO 7888 天然水 nLF 因子表，因此生产默认值禁用 κ25。 无表或表未核准时 κ25 输出 IEEE754 NaN，置 NLF_TABLE_UNVERIFIED，κ(T)和实测温度仍可单独输出。这里没有把线性 2%/°C、海水 PSS-78、KCl 标准液温度表或无来源多项式写成 ISO nLF。

此缺项意味着当前固件尚不能作为已完成 ISO 7888 nLF 的成品固件验收。标准因子表核验和天然水整机温补比较仍需完成。参数存储与算法框架可在取得来源后直接装载，不需要重新增加显示器或菜单。

已核对的公开资料

• WTW 品牌手册《ProfiLine LF 197 / LF 197-S》，文号 BA52101/12.95/AS/LF197-LF597-1，印刷第44页：天然水非线性补偿按 EN 27888（替代 DIN 38404）；0 – 35°C为其列明区间，35 – 50°C为 WTW 根据自身测量扩展的函数。手册可选20°C或25°C参考。该手册没有公开完整因子表，不能据此反推或编造系数。

• 本次实际取得的是公开仓库中的厂家品牌手册副本：zaindroid/hbrs_labs/profiline_lf_197.pdf。副本不是标准机构的授权正文。确切仓库提交和文件 SHA-256 见 source_evidence.json。

• ISO、WTW、USGS、YSI 等官网请求在本环境返回代理 CONNECT 403。这是访问限制，不证明标准无效，也不证明已取得任何系数。

• GitHub 搜索仅发现 limnotrack/limnosens 的一份自称 ISO 多项式。该文件没有系数来源，注释的计算例子与实际公式不一致，因此不采用。第三方代码中的“ ISO ”字样不能成为标准符合性证据。

标准核验应取得真实 ISO 7888 / 对应 EN/DIN 文本或可追溯且明确公开 nLF 表的厂家资料，确认适用水样、参考温度和插值规则。若原始表为 f20(T)，必须转换为 f25(T)=f20(T)/f20(25)，不能直接把20°C基准表当25°C基准表。

数据格式与校验

每个配置包含188字节：

字段	大小	含义
nlf_factor25[36]	144 B	0、1、…、35°C各点，κ25=κ(T)×factor25(T)
nlf_source_id	4 B	非零的本地来源追踪编号
nlf_source_sha256	32 B	审核过的原始来源资料文件SHA-256，不是因子数组散列
nlf_table_crc32	4 B	36个IEEE754 float32按小端序144字节的标准CRC32
nlf_flags_verified	4 B	审核后写 0x4E4C4631（ASCII NLF1）；默认0

CRC采用反射多项式 0xEDB88320，初值和最终异或均 0xFFFFFFFF，与 Python zlib.crc32 和协议模块 tx_crc32 一致。记录整体CRC还覆盖来源ID/hash/magic等元数据。CRC和SHA记录数据完整性/来源身份，不能证明文件内容就是标准或实际水样符合模型。人工来源审核是启用条件，不是软件可以凭空完成的认证。

启用时还检查：36点均有限、工程合理性范围0.25 – 4、随温度严格下降，25°C点为1（允许float32转换后1e-6以内偏差）。0.25 – 4是防误写的宽松工程限制，不是声称来自ISO的规范上下限。

计算与范围标志

• 温度仅在0 – 35°C内插值，内部使用double，输出float32。温度越界返回NaN并置温度范围位，不外推到35 – 50°C。

• 对通过核准的有效表，25°C精确返回κ25=κ(T)；35°C使用最后一点。

• 当前产品将60 – 1000µS/cm适用区间按补偿后的κ25检查；范围外仍可输出计算值，同时置 NLF_CONDUCTIVITY_RANGE。正式标准核验时须复核该区间的参考温度定义，不能将此项目范围设置冒称已经从标准正文确认。

• κ(T)的10 – 2000µS/cm量程/分段精度及温度0 – 50°C量程由主采集模块独立检查。测温35 – 50°C有效并不表示nLF仍在适用区间。

- RTD无效、温度NaN、输入电导非法、表CRC错误或表未核准时，κ25为NaN。不会用25°C代替损坏的温度读数。
- nlf.h 的局部位映射到系统状态位，详情以Modbus寄存器表为准。

线性插值的因子绝对误差上界为 max|f''(T)|×(1°C)^2/8，需用真实因子函数/高密度参考表估计曲率。未取得真实表时，无法给出ISO模型的实际插值误差保证。float32因子量化通常不超过约6×10⁻⁸ 的相对半ULP误差；这不包含原表四舍五入、温度误差或水样组成误差。

工具与验证

make_nlf_profile.py读取外部已审核CSV（头为temperature_C,factor25，恰好36行）及来源资料文件，计算规范CRC和SHA256，导出配置JSON与Modbus写寄存器数据。默认只准备未启用的表；--reviewed表示操作者已完成来源与数值审核，不等于本工具给出ISO认证。


```
python3 make_nlf_profile.py --factors reviewed_factors.csv \
  --source-artifact reviewed_standard_or_vendor_document.pdf \
  --source-id 1 --reviewed --output reviewed_nlf_profile.json
```

先按协议解锁，分阶段写表和来源元数据；这些写入会清除启用标记。核对后最后单独写034C/034D的NLF1标记，然后读取整个暂存配置CRC，再按协议提交Flash。JSON里的94寄存器暂存数据故意把magic写0；不会用猜测值代替整机配置CRC。此工具不连接设备，也不触发Flash提交。

test_nlf.py以独立的合成解析函数测试C99模块：CRC与zlib交叉检查、0.01°C步进扫描、25°C恒等、区间端点、越界/NaN/损坏数据和配置未核准情形。测试因子仅存在于测试中，不作为生产默认表。 结果见 host_validation.json。这些测试验证插值代码与防误用逻辑，不是天然水模型、硬件精度或ISO符合性试验。

FW-EC-TX Rev B0 整机接线示意

工程样机；按板名区分同名连接器。精确针号以《整机接线.md》与各板原理图为准。




重要：MAIN与COM的3.3V不并联；旧主板J2不接外部总线；120Ω默认断开。

κ(T)与温度可独立输出；正式nLF因子未核准前，κ25=NaN并置UNVERIFIED。

主板完整贴片/电气DRC资料仍缺，当前图示不等于生产放行或精度/隔离测试通过。

FW-EC-TX REV B0 - ASSEMBLY ECO OVERLAY ON ORIGINAL ADI REV A SCHEMATIC


DNP UI: U1(+connector), S1(+knob), U2, U6, R6/7/8/9/18, Q1, D4, C27/28/33/34/35.
DNP original bus: U7, R10, J2. Preserve J4, C1/C43 and R17 (BM pull-up). External RS485 only on isolated J485.
R13 = 4.99k / 0.01% / <=2ppm/K; four-wire Pt1000 only; 200uA. RTD faults are not replaced by 25C.




COMPANY: Analog Devices, Inc.			
PROJECT TITLE: CN0359			
DRAWN: Robert Lee	DATED: 10/5/2016	SIZE: B	REV: A
RELEASED: Robert Lee	DATED: 2014-11-01	SCHEMATIC TITLE: MAIN	
		SCALE: 1	SHEET: 1 OF 3


FW-EC-TX REV B0 - ASSEMBLY ECO OVERLAY ON ORIGINAL ADI REV A SCHEMATIC


Power ECO retained: DNP U4, L2, D3, C17. Regulated +5.0 V +/-2% input.
ADP3338-3.3 adapter -> L5 pin1 (B); L5 pin3 is GND. Never parallel the old switching 3.3 V supply.
UI and original nonisolated communication are unpopulated. See isolation-board schematic for all new bus wiring.















COMPANY: Analog Devices, Inc.			
PROJECT TITLE: CN0359			
DRAWN: Robert Lee	DATED: 10/5/2016	SIZE: B	SCHEMATIC TITLE: POWER / REV: A
RELEASED: Robert Lee	DATED: 2014-11-01	SCALE: 1	SHEET: 2 OF 3


FW-EC-TX REV B0 - ASSEMBLY ECO OVERLAY ON ORIGINAL ADI REV A SCHEMATIC


R47 = 1.000 kOhm / 0.01% / <=5 ppm/K. DNP old R19/29/37/48 + R20/31/38/52; use matched adapters.
LT5400BIMS8E-7: Rin=6.25k, Rf=1k, ratio=0.16, <=2ppm/K ratio drift. Loading +20% vs original; verify.
Original analog copper/topology retained. This PDF records assembly changes; it is not netlisted editable CAD.




COMPANY: Analog Devices, Inc.			
PROJECT TITLE: CN0359			
DRAWN: Robert Lee	DATED: 10/5/2016	SIZE: B	SCHEMATIC TITLE: ANALOG / REV: A
RELEASED: Robert Lee	DATED: 2014-11-01	SCALE: 1	SHEET: 3 OF 3


FW-EC-TX B0 isolated RS485 and independent MAIN/COM 3.3V supplies





































Input 5.0V +/-2% ONLY. Mainboard DNP U4/L2/D3/C17/U7/R10; keep L5.

J1.3 -> main L5.1 (not L5.3). J3 ISO_GND must NEVER connect main PGND or original main J2.

ADM VCC=3.3V: 5V operation would not guarantee 3.3V MCU logic VIH. Outputs MAIN/COM NEVER parallel.

JP1 OPEN by default; 120R only at bus end. TVS/isolator ratings do not prove whole-system surge/EMC or safety certification.


Do not separately power COM with MCU/MAIN off. Series R3/R4/R5 limit injection, not Ioff-proof isolation.


Independent module; motherboard analog copper unchanged

Sheet: /
File: fw_ec_tx_iso_power_b0.kicad_sch

Title: FW-EC-TX B0 isolated RS485 + dual LDO

Size: A2	Date: 2026-10-21	**Rev: B0**
KiCad E.D.A. 9.0.2		Id: 1/1





FW-EC-TX Rev B0: one adapter per attenuator; four adapters total.

Rin = R1 + R2 = 6.25k. Rf = R3 || R4 = 1k. Rf/Rin = 0.16.

Pin 8 links pin 2 (MID). Pins 7,3,4 connect SUM. Pins 6,5 connect OUT.

Mainboard DNP R19/R20; R29/R31; R37/R38; R48/R52. Preserve 820pF feedback caps.

J1.1=held input; J1.2 and J1.3=same summing node; J1.4=opamp output; J1.5=quiet AGND.

This preserves ratio, NOT original absolute 7.5k/1.2k. LT5400 B-grade absolute tolerance +/-15%.

EP/AGND is a quiet shield, never RS485 isolated ground or chassis. Read assembly note.

Prototype adapter: loop length, parasitic capacitance and mechanical fit require bench validation.

Independent adapter; original analog copper retained

Sheet: /
File: FW_EC_RATIO_B0.kicad_sch

Title: FW-EC-TX ratio adapter - LT5400-7 0.16 attenuation

Size: A4	Date: 2026-10-21	**Rev: B0**
KiCad E.D.A. 9.0.2		Id: 1/1