Introducción a HDL

Segundo Cuatrimestre 2022

Organización del Computador I DC - UBA

Introducción

- Introducción
- Especificación y síntesis
- Lenguajes de especificación
- Sintaxis de Verilog
- Un pequeño ejemplo

- Introducción
- Especificación y síntesis
- Lenguajes de especificación
- Sintaxis de Verilog
- Un pequeño ejemplo

- Introducción
- Especificación y síntesis
- Lenguajes de especificación
- Sintaxis de Verilog
- Un pequeño ejemplo

- Introducción
- Especificación y síntesis
- Lenguajes de especificación
- Sintaxis de Verilog
- Un pequeño ejemplo

- Introducción
- Especificación y síntesis
- Lenguajes de especificación
- Sintaxis de Verilog
- Un pequeño ejemplo

Introducción

Veremos que podemos tomar al menos tres perspectivas complementarias a la hora de construir hardware:

Veremos que podemos tomar al menos tres perspectivas complementarias a la hora de construir hardware:


• La perspectiva comportamental.

Veremos que podemos tomar al menos tres perspectivas complementarias a la hora de construir hardware:

- La perspectiva comportamental.
- La perspectiva estructural.

Veremos que podemos tomar al menos tres perspectivas complementarias a la hora de construir hardware:

- La perspectiva comportamental.
- La perspectiva estructural.
- La perspectiva física



Describiendo hardware


A su vez el hardware puede describirse con distintos niveles de abstracción.

	Typical blocks	Signal representation	Time representation	Behavioral description	Physical description
Transistor	transistor, resistor	voltage	continuous function	differential equation	transistor layout
Gate	and, or, xor, flip-flop	logic 0 or 1	propagation delay	Boolean equation	cell layout
RT	adder, mux, register	integer, system state	clock tick	extended FSM	RT-level floor plan
Processor	processor, memory	abstract data type	event sequence	algorithm in C	IP-level floor plan

Flujo de desarrollo

¿Cómo se ve el flujo de desarrollo o prototipado de una solución basada en hardware?

Flujo de desarrollo



Especificación y síntesis


Ejemplo motivacional

¿Cómo podemos describir un mux con una salida de alta impedancia en **VHDL**?

Primera propuesta


```
with sel select
  y <= 'Z' when "00",
        '1' when "01"!"11",
        '0' when others;</pre>
```

Síntesis



Segunda propuesta

Síntesis



HDL y síntesis

Los lenguajes de especificación de hardware (**HDL**) dan una descripción a nivel de transferencia de registros de un circuito (**RTL**).

HDL y síntesis

Los lenguajes de especificación de hardware (**HDL**) dan una descripción a nivel de transferencia de registros de un circuito (**RTL**).

No es, por lo tanto una descripción directa de la **implementación** en términos de la lógica discreta a usar.


HDL y síntesis

Los lenguajes de especificación de hardware (**HDL**) dan una descripción a nivel de transferencia de registros de un circuito (**RTL**).

No es, por lo tanto una descripción directa de la **implementación** en términos de la lógica discreta a usar.

La implementación del circuito va a relizarse a través de un proceso conocido como **síntesis**.

Flujo de síntesis



Librerías de implementación

El proceso de síntesis va a *realizar* el diseño dado en la descripción de **HDL** sobre una libería de celdas específicas de la tecnología sobre la cuál vamos a construirlo.

Librerías de implementación

El proceso de síntesis va a *realizar* el diseño dado en la descripción de **HDL** sobre una libería de celdas específicas de la tecnología sobre la cuál vamos a construirlo.

Básicamente es una proyección desde los bloques funcionales, dados en a nivel de transferencia de registros a las celdas de la tecnología.

Realizabilidad

El problema de realizar un diseño es computacionalmente complejo. Esto lleva a que las soluciones dadas por la síntesis:

Realizabilidad

El problema de realizar un diseño es computacionalmente complejo. Esto lleva a que las soluciones dadas por la síntesis:


• No sean óptimas.

Realizabilidad

El problema de realizar un diseño es computacionalmente complejo. Esto lleva a que las soluciones dadas por la síntesis:

- No sean óptimas.
- O no sean posibles aún cuando en la simulación podamos ejecutar nuestros diseños.

Solución en dos niveles vs multi-niveles



Ejemplo de una librería

Veamos cómo se ve una librería de celdas.


Ejemplo de una librería

cell name (cost)	symbol	nand-not representation
not (2)	->>-	- ⊳
nand2 (3)	\Rightarrow	
nand3 (4)	\Rightarrow	
nand4 (5)	\Rightarrow	
aoi (4)		
xor (4)	*	

Proyecciones a la librería

Ahora veamos dos posibles proyecciones de un mismo diseño sobre las celdas de esa librería.

Proyecciones a la librería



Implementando sobre FPGAs


Las placas **FPGA** permiten (re)configurar lógica discreta en un soporte de hardware de forma que realice nuestros diseños dados en HDL.

Implementando sobre FPGAs


Las placas **FPGA** permiten (re)configurar lógica discreta en un soporte de hardware de forma que realice nuestros diseños dados en HDL.

El flujo de prototipado es el mismo que presentamos hasta ahora, y las celdas utilizadas en su librería suelen consistir de **LUTs** (look up tables).

LUT de 4 entradas



Proyectando a LUTs



El proceso de síntesis es computacionalmente complejo y depende entre otras cosas de:

El proceso de síntesis es computacionalmente complejo y depende entre otras cosas de:

• La complejidad del diseño inicial.

El proceso de síntesis es computacionalmente complejo y depende entre otras cosas de:

- La complejidad del diseño inicial.
- La librería de celdas sobre la cual queremos realizar el diseño.

El proceso de síntesis es computacionalmente complejo y depende entre otras cosas de:

- La complejidad del diseño inicial.
- La librería de celdas sobre la cual queremos realizar el diseño.
- La madurez y eficiencia de los algoritmos involucrados en el flujo de síntesis.

Debido a esto resulta vital poder escribir especificaciones que faciliten la síntesis para conseguir una solución **primero realizable**, **pero también eficiente**.

Lenguajes de especificación

Actualmente existen dos lenguajes dominantes en el campo de la especificación de hardware, éstos son:

Actualmente existen dos lenguajes dominantes en el campo de la especificación de hardware, éstos son:

• VHDL

Actualmente existen dos lenguajes dominantes en el campo de la especificación de hardware, éstos son:

- VHDL
- y Verilog.

Actualmente existen dos lenguajes dominantes en el campo de la especificación de hardware, éstos son:

- VHDL
- y Verilog.

Para el alcance de esta introducción vamos a considerarlos equivalentes.

Por lo general vamos a encontrar que los lenguajes HDL cuentan con:

Por lo general vamos a encontrar que los lenguajes HDL cuentan con:

 Una forma composicional de describir e instanciar nuestros diseños (modules).

Por lo general vamos a encontrar que los lenguajes HDL cuentan con:

- Una forma composicional de describir e instanciar nuestros diseños (modules).
- Una descripción de señales que definen su tipo en términos de datos y dirección (entrada/salida).

Por lo general vamos a encontrar que los lenguajes HDL cuentan con:

- Una forma composicional de describir e instanciar nuestros diseños (modules).
- Una descripción de señales que definen su tipo en términos de datos y dirección (entrada/salida).
- Un mecanismo para definir (registers) y sincronizar (sensitivity list) estados.

¿Cómo se ve una especificación de HDL (VHDL)?

```
-- (this is a VHDL comment)
-- import std logic from the IEEE library
library IEEE;
use IEEE.std logic 1164.all;
-- this is the entity
entity name of entity is
   port (
         IN1 : in std logic:
         IN2 : in std logic;
         OUT1: out std logic);
end entity name of entity;
-- here comes the architecture
architecture name of architecture of name of entity is
-- Internal signals and components would be defined here
begin
  OUT1 <= IN1 and IN2:
end architecture name of architecture;
```

¿Cómo se ve una especificación de HDL (Verilog)?

```
module bitselect(a,c);
input [1:0] a;
output [1:0] c;

c[0] = 0;
assign c[1] = a[2];
endmodule
```

Sintaxis de Verilog

Verilog

Vamos a revisar la sintaxis de Verilog:

https://www.hdlworks.com/hdl_corner/verilog_ref/.

Verilog - Módulos

```
module Mod1(A, B, C);
input A, B;
ouput C;
assign C = A & B;
endmodule
```

Verilog - Primitivas

```
and u1 (Q, A, B);
and #(2.1, 2.8) u2 (Q, A, B);
and (pull0, strong1) (Q, A, B);
```

Verilog - Instanciación

```
Dff #(4) u1 (.Clk(Clock), .D(D_In), .Q(Q_Out));
Dff u2 (Clock, D_In, Q_Out);
Cnt u3 (Clk, , A&&B, Q);
Nand (weak1, pull0) #(2) u4 (Q, A, B);
```

Verilog - Declaración de puertos

Verilog - Números

24 1'b1 8'hA8 -0.5 5.8E3 2e-4

Verilog - Nets

Verilog - Tipos de dato

Verilog - Always

```
always #10 Clk = !Clk;
always @(posedge Clk or negedge Reset)
begin
  if (!Reset)
    Q <= 0;
  else
    Q <= D;
end</pre>
```

Verilog - Case

```
case (Addr)
  0: 0 <= 1;
  1 : begin
        0 <= 1:
        R \le 0:
      end
  2, 3 : R <= 1;
  default : $display("Illegal Addr value", Addr);
endcase
casez (Opcode)
  2'b1?? : 0 <= 2'b01;
  2'b000 : 0 <= 2'b00;
  2'b10? : Q <= 2'b10;
  default : Q <= 2'bxx;</pre>
endcase
```

Ejemplo para probar

Simulación online

En esta página van a poder ver algunos ejemplos siendo simulados online:

https://8bitworkshop.com/v3.10.0/?platform=verilog.

Cierre

Hoy vimos:

• Introducción a HDL

Hoy vimos:

- Introducción a HDL
- Especificación y síntesis

Hoy vimos:

- Introducción a HDL
- Especificación y síntesis
- Lenguajes de especificación

Hoy vimos:

- Introducción a HDL
- Especificación y síntesis
- Lenguajes de especificación
- Sintaxis de Verilog

Hoy vimos:

- Introducción a HDL
- Especificación y síntesis
- Lenguajes de especificación
- Sintaxis de Verilog

Estén a la espera de noticias porque es muy probable que el primer cuatrimestre de 2023 dictemos una materia de diseño de hardaware con VHDL sobre FPGAs con Marcos Cervetto y Egardo Marchi.

Preguntas