

## Práctica de Organización del Computador I

Introducción

Segundo Cuatrimestre 2022


Organización del Computador I DC - UBA

## Motivación

## Objetivo de la práctica



El objetivo de la práctica de Organización del Computador I es comprender y apropiarse de los principios de diseño e implementación de un soporte electrónico que nos permita implementar un modelo de cómputo sobre el cual ejecutar nuestros programas.



## Un poco de contexto






(fenómenos naturales)

**↓ modelado** ↑ interpretación

$$Q = \left[ \begin{array}{cc} 0.1 & 0 \\ 0 & 0.1 \end{array} \right]$$

(modelo)

 $\downarrow$  ejecución  $\uparrow$  verificación



(cómputo)

## Queremos computar



¿Qué precisamos para modelar/implementar/ejecutar los fenómenos observables?

Representación de la información , una forma de representar los datos con los que vamos a trabajar (números)

Conservación de los datos , un mecanismo que conserve el valor de nuestros datos, salvo que indiquemos lo contrario, a través del tiempo (memorias)

**Modelo de cómputo** , una definición de cómo operar con la información representada (set de instrucciones, microperaciones)

## Queremos computar



¿Qué precisamos para modelar/implementar/ejecutar los fenómenos observables?

Operaciones aritmético/lógicas , una implementación de operaciones aritméticas y lógicas básicas sobre nuestra información representada (ALU)

Cómputo en base a valores previos , una forma de resolver operaciones complejas a partir de ejecutar operaciones sencillas (atómicas) en una serie de pasos (circuitos secuenciales, microprogramación)

## Recordemos



Recordemos que para poder computar precisamos:

## Representar, Conservar, Operar





Recordemos que para poder computar precisamos:

Enteros acotados, Memorias, ALU



Hardware - su práctica




Al igual que el software, la práctica del diseño y la implementación del hardware depende del siguiente grupo de actividades:

 $\textbf{Dise\~no} \rightarrow \textbf{Especificaci\'on} \rightarrow \textbf{Implementaci\'on} \rightarrow \textbf{Validaci\'on} \rightarrow \textbf{Verificaci\'on}$ 



Del diseño a la implementación tenemos:

**Diseño** Descripción de arquitectura, división por vistas del sistema





### Del diseño a la implementación tenemos:

# **Especificación** Representación declarativa del comportamiento esperado

```
\forall i : always (StoB_REO(i) \rightarrow eventually! BtoS_ACK(i))
G1
         \forall i : always (\neg StoB\_REQ(i) \rightarrow eventually! \neg BtoS\_ACK(i))
G2
         \forall i : always (rose(StoB_REQ(i)) \rightarrow \neg BtoS_ACK(i))
G3
         \forall i : \texttt{always} (\texttt{rose}(\texttt{BtoS\_ACK}(i)) \rightarrow \texttt{prev}(\texttt{StoB\_REQ}(i)))
G4
         \forall i : \texttt{always} ((BtoS\_ACK(i) \land StoB\_REQ(i)) \rightarrow \texttt{next!} \ BtoS\_ACK(i))
         \forall i : always (StoB_REO(i) \land \neg BtoS_ACK(i) \rightarrow next! StoB_REO(i))
A1
         \forall i : \texttt{always} (BtoS\_ACK(i) \rightarrow \texttt{next!} \neg StoB\_REO(i))
G5
         \forall i \forall i' \neq i: always \neg (BtoS\_ACK(i) \land BtoS\_ACK(i'))
         \forall j : \texttt{always} (BtoR\_REQ(j) \rightarrow \texttt{eventually!} RtoB\_ACK(j))
A2
         \forall j : always (\neg BtoR\_REQ(j) \rightarrow next! \neg RtoB\_ACK(j))
A3
         \forall j : \texttt{always} (BtoR\_REQ(j) \land RtoB\_ACK(j) \rightarrow \texttt{next}! RtoB\_ACK(j))
A4
         \forall i : \texttt{always} (\mathsf{RtoB\_ACK}(i) \to \mathsf{prev}(\mathsf{BtoR\_REQ}(i)))
```



## Del diseño a la implementación tenemos:

## Implementación


Interpretación imperativa de la especificación que permite producir una instancia operacional del sistema

```
1 library ieee;
2 use ieee.std logic 1164.all:
 3 use ieee.numeric std.all;
  entity signed adder is
    port
      aclr : in
                   std_logic;
      clk : in std logic:
            : in std logic vector;
            : in std_logic_vector;
12
           : out std logic vector
14 end signed adder:
  architecture signed adder arch of signed adder is
    signal q s : signed(a'high+1 downto 0); -- extra bit wide
18
19 begin -- architecture
    assert(a'length >= b'length)
      report "Port A must be the longer vector if different sizes!"
21
      severity FAILURE;
23
    a <= std logic vector(a s);</pre>
24
     adding proc:
    process (aclr, clk)
27
      begin
        if (aclr = '1') then
29
           q_s <= (others => '0');
         elsif rising edge(clk) then
31
          q_s \leftarrow ('0'\&signed(a)) + ('0'\&signed(b));
32
         end if: -- clk'd
33
       end process;
35 end signed adder arch;
```



Y en las etapas post implementativas:

**Validación** Conjunto de pruebas no exhaustivas que prueban el comportamiento de la especificación y/o implementación





Y en las etapas post implementativas:

**Verificación** Prueba de propiedades formales (con garantías basadas en algún mecanismo matemático) de la especificación y/o implementación

```
import "DwverPatterns.spectra"
module ElevatorUnrealizable
type Floors = Int(0..3);
sys Floors elevatorLocation:
env Floors request;
gar startOnGroundFloor:
 elevatorLocation=0:
gar moveOneFloorAtATime:
 G (next(elevatorLocation) = elevatorLocation+1) |
     (next(elevatorLocation) = elevatorLocation-1);
gar eventuallyHandleOpenRequests:
 pRespondsToS(request != elevatorLocation,
                             request=elevatorLocation);
```

## Alcance de la práctica



En la práctica de la materia vamos a concentrarnos en las etapas de **diseño** y **implementación**, la primera al estudiar las arquitecturas existentes, sus motivaciones y prácticas comunes, y la segunda al construir una instancia de un procesador de 16 bits sobre una arquitectura de Von Neumann. Aunque no diseñemos nuestros propios tests, la ejecución de benchmarks sobre los componente escritos son una forma de **validación**.

## Conceptos principales

## **Conceptos principales**



A lo largo de la práctica vamos a emplear y re-interpretar los siguientes conceptos principales:

Razonamiento composicional describe la práctica de dividir el funcionamiento del sistema en componentes que se encargan de una parte menor del comportamiento

**Abstracción** es el proceso a través del cual ocultamos detalles de un sistema o componente de acuerdo a las necesidades de la tarea u operación en curso

**Diseño por contratos** describe la forma en la que vinculamos componentes a partir de derechos de los que el componente goza y obligaciones que debe cumplir




Recordemos que queremos diseñar e implementar un modelo de cómputo (microprocesador). Para el alcance de la materia vamos a interpretar a la arquitectura del mismo como:

Diseño de sistema + Set de instrucciones  $\rightarrow$  Microarquitectura



## **Diseño de sistema** Elección de arquitectura y componentes involucrados





# **Set de instrucciones** Semántica de las capacidades de ejecución de nuestro microprocesador

Formato de instrucción						
Tipo 1: Instrucciones de dos operandos						
	4 bits	6 bits	6 b	oits 16 bits 16 bits		
	cod. op.	destino	fue	nte constante destino (opcional) constante fuente (opcional)		
opera	operación		).	efecto		
MOV	MOV $d$ , $f$		.	$d \leftarrow f$		
ADD	ADD $d$ , $f$		)	$d \leftarrow d + f$ (suma binaria)		
SUB d, f		0011		$d \leftarrow d - f$ (resta binaria)		
AND $d$ , $f$		0100		$d \leftarrow d$ and $f$		
OR a	OR d, f			$d \leftarrow d \text{ or } f$		
CMP $d$ , $f$		0110		Modifica los flags según el resultado de $d-f$ (resta binaria)		
ADD	C d, f	1101		$d \leftarrow d + f + carry$ (suma binaria)		



Microarquitectura Implementación de nuestro set de instrucciones a través de la lógica de control de la arquitectura y componentes seleccionados

► MOV R5.R1 1. R5 := R1 ► IF 0×FF ► AND R7. R1 IF Z = 1 2. EXT\_IN := IR0[7:0] ALU IN1 := R7 SIGN\_EXT\_on 2. ALU\_IN2 := R1 ALU\_IN\_1 := PC 3. ALU<sub>and</sub> 5. ALU\_IN\_2 := EXT\_OUT 4 R7 := ALU OUT 6. ALU\_add 5 7 := ALU 7 PC := ALU\_OUT

6. N := ALU\_N
7. C := ALU\_C
8. V := ALU\_V

19



Los contenidos que vamos a presentar durante las clases prácticas son los siguientes:

Lógica Combinatoria y Secuencial


Diseño de un set de instrucciones

Microprogramación

Manejo de memoria, Interrupciones, Caché y Buses




Lógica Combinatoria presenta los principios fundamentales para construir circuitos que implementen en un soporte electrónico la semántica de la lógica proposicional





Lógica Secuencial introduce los elementos básicos para mantener el valor de un dato a lo largo del tiempo, los mecanismos de sincronización de circuitos y junto con estos la capacidad y técnicas que nos permiten descomponer e implementar un cómputo complejo en una secuencia de pasos atómicos





El diseño de un set de instrucciones es el paso necesario para implementar nuestro microprocesador, donde vamos a definir el nombre y significado de las operaciones que deseamos poder ejecutar como parte de nuestros programas

La microprogramación va describir la forma en que nuestros componentes sincrónicos interctúen para implementar las operaciones descriptas en el set de instrucciones previamente definido

Estructura de la práctica

## Estructura de la práctica



Las clases prácticas van a dividirse de la siguiente manera:

Clases expositivas donde vamos a repasar temas presentados en la teórica

**Talleres** a partir de los cuales vamos a ir definiendo y probando, en un lenguaje de especificación de hardware (HDL), los componentes necesarios para construir nuestro microprocesador

Un evaluación escrita donde van a tener que diseñar, analizar y/o implementar algunos elementos de una arquitectura distinta a la que trabajamos en el taller

## **HDL**

## Fabricación del hardware





## Hardware description language (HDL)



## Del diseño a la implementación tenemos:

Un lenguaje de descripción de hardware, o HDL por sus siglas en inglés (hardware description language) es un lenguaje que describe la estructura y el comportamiento de un circuito digital. Los dos lenguajes más utilizados en la industria son VHDI v Verilog. En Orga 1 vamos a usar VHDL.

```
1 library ieee;
 2 use ieee.std logic 1164.all:
3 use ieee.numeric std.all;
  entity signed adder is
    port
      aclr : in
                   std_logic;
                   std logic:
            : in
                   std logic vector:
            : in std logic vector:
12
            : out std logic vector
  end signed adder:
  architecture signed adder arch of signed adder is
    signal q s : signed(a'high+1 downto 0); -- extra bit wide
18
19 begin -- architecture
    assert(a'length >= b'length)
      report "Port A must be the longer vector if different sizes!"
21
       severity FAILURE;
23
    a <= std logic vector(a s);</pre>
24
     adding proc:
    process (aclr, clk)
27
      begin
        if (aclr = '1') then
           q_s <= (others => '0');
         elsif rising edge(clk) then
31
           q_s \leftarrow ('0'\&signed(a)) + ('0'\&signed(b));
32
         end if: -- clk'd
33
       end process;
35 end signed adder arch;
```

### Estructura de un documento VHDL



Un documento VHDL va estar divido en una descripción de interfaz y otra de comportamiento. La descripción de interfaz se define como **entity**, da un nombre al componente y enumera los tipos de señales expuestas, indicando su tamaño y si se trata de una entrada o una salida.

```
entity signed_adder is
   port
   (
    aclr : in    std_logic;
    clk : in    std_logic;
    a : in    std_logic_vector;
    b : in    std_logic_vector;
    q : out    std_logic_vector
);
end signed_adder;
```

### Estructura de un documento VHDL



La descripción de comportamiento se define como architecture y define el vínculo funcional y/o lógico entre las señales de entrada, salida y cualquier elemento de representación interna, que se puede definir de forma estática o, por ej., en base al evento de flanco de reloj.

```
architecture signed adder arch of signed adder is
  signal q_s : signed(a'high+1 downto 0); -- extra bit wide
begin -- architecture
  assert(a'length >= b'length)
    report "Port A must be the longer vector if different size
    severity FAILURE;
  q <= std_logic_vector(q_s);</pre>
  adding proc:
  process (aclr, clk)
    begin
      if (aclr = '1') then
        q_s <= (others => '0');
      elsif rising edge(clk) then
        q_s \leftarrow ('0'\&signed(a)) + ('0'\&signed(b));
      end if; -- clk'd
    end process;
end signed adder arch:
```

## Cierre

## Presentación de la práctica de Orga 1



## En esta presentación vimos:

- Motivación Necesidad de modelar, implementar y computar
- **Hardware su práctica** Diseño, especificación, implementación, validación y verificación
- Conceptos principales 1 Razonamiento composicional, abstracción, diseño por contratos
- Conceptos principales 2 Diseño de sistema, set de instrucciones, microarquitectura
- Contenidos de la práctica Lógica combinatoria y secuencial, diseño de un set de instrucciones, microprogramción, memoria, interrupciones, caché y buses
- Estructura de la práctica Clases, talleres, evaluación
  - HDL Fases de fabricación del software, descripción y estructura de VHDL