

目 录

前言

第 I 篇 PCI 体系结构概述

第 1 章 PCI 总线的基本知识	3	第 2 章 PCI 总线的桥与配置	28
1.1 PCI 总线的组成结构	5	2.1 存储器域与 PCI 总线域	28
1.1.1 HOST 主桥	6	2.1.1 CPU 域、DRAM 域与存储器域 ...	29
1.1.2 PCI 总线	7	2.1.2 PCI 总线域	30
1.1.3 PCI 设备	7	2.1.3 处理器域	30
1.1.4 HOST 处理器	8	2.2 HOST 主桥	32
1.1.5 PCI 总线的负载	8	2.2.1 PCI 设备配置空间的访问机制	33
1.2 PCI 总线的信号定义	9	2.2.2 存储器域地址空间到 PCI 总线 域地址空间的转换	35
1.2.1 地址和数据信号	9	2.2.3 PCI 总线域地址空间到存储器 域地址空间的转换	37
1.2.2 接口控制信号	10	2.2.4 x86 处理器的 HOST 主桥	40
1.2.3 仲裁信号	12	2.3 PCI 桥与 PCI 设备的配置空间 ...	42
1.2.4 中断请求等其他信号	12	2.3.1 PCI 桥	42
1.3 PCI 总线的存储器读写总线事务 ...	13	2.3.2 PCI Agent 设备的配置空间	44
1.3.1 PCI 总线事务的时序	14	2.3.3 PCI 桥的配置空间	50
1.3.2 Posted 和 Non-Posted 传送方式	15	2.4 PCI 总线的配置	53
1.3.3 HOST 处理器访问 PCI 设备	16	2.4.1 Type 01h 和 Type 00h 配置请求 ...	53
1.3.4 PCI 设备读写主存储器	18	2.4.2 PCI 总线配置请求的转换原则	55
1.3.5 Delayed 传送方式	19	2.4.3 PCI 总线树 Bus 号的初始化	57
1.4 PCI 总线的中断机制	21	2.4.4 PCI 总线 Device 号的分配	59
1.4.1 中断信号与中断控制器的连接 关系	21	2.5 非透明 PCI 桥	60
1.4.2 中断信号与 PCI 总线的连接 关系	22	2.5.1 Intel 21555 中的配置寄存器	62
1.4.3 中断请求的同步	23	2.5.2 通过非透明桥片进行数据传递 ...	63
1.5 PCI-X 总线简介	25	2.6 小结	65
1.5.1 Split 总线事务	25	第 3 章 PCI 总线的数据交换	66
1.5.2 总线传送协议	26	3.1 PCI 设备 BAR 空间的初始化	66
1.5.3 基于数据块的突发传送	26	3.1.1 存储器地址与 PCI 总线地址 的转换	66
1.6 小结	27		

3.1.2 PCI 设备 BAR 寄存器和 PCI 桥 Base、Limit 寄存器的初始化	67	3.3.3 PCI 设备对可 Cache 的存储器 空间进行 DMA 读写	81
3.2 PCI 设备的数据传递	69	3.3.4 PCI 设备进行 DMA 写时发生 Cache 命中	82
3.2.1 PCI 设备的正向译码与负向 译码	69	3.3.5 DMA 写时发生 Cache 命中 的优化	85
3.2.2 处理器到 PCI 设备的数据传送 ...	71	3.4 预读机制	86
3.2.3 PCI 设备的 DMA 操作	72	3.4.1 指令 Fetch	86
3.2.4 PCI 桥的 Combining、Merging 和 Collapsing	73	3.4.2 数据预读	89
3.3 与 Cache 相关的 PCI 总线事务 ...	74	3.4.3 软件预读	91
3.3.1 Cache 一致性的基本概念	75	3.4.4 硬件预读	93
3.3.2 PCI 设备对不可 Cache 的存储器 空间进行 DMA 读写	80	3.4.5 PCI 总线的预读机制	94
		3.5 小结	98

第 II 篇 PCI Express 体系结构概述

第 4 章 PCIe 总线概述	101	5.1.2 MCHBAR 寄存器	144
4.1 PCIe 总线的基础知识	101	5.1.3 其他寄存器	144
4.1.1 端到端的数据传递	101	5.2 Montevina 平台的存储器空间的 组成结构	145
4.1.2 PCIe 总线使用的信号	103	5.2.1 Legacy 地址空间	147
4.1.3 PCIe 总线的层次结构	107	5.2.2 DRAM 域	147
4.1.4 PCIe 链路的扩展	108	5.2.3 存储器域	148
4.1.5 PCIe 设备的初始化	110	5.3 存储器域的 PCI 总线地址 空间	150
4.2 PCIe 体系结构的组成部件	112	5.3.1 PCI 设备使用的地址空间	150
4.2.1 基于 PCIe 架构的处理器系统 ...	112	5.3.2 PCIe 总线的配置空间	151
4.2.2 RC 的组成结构	117	5.4 小结	154
4.2.3 Switch	118	第 6 章 PCIe 总线的事务层	155
4.2.4 VC 和端口仲裁	120	6.1 TLP 的格式	155
4.2.5 PCIe-to-PCI/PCI-X 桥片	122	6.1.1 通用 TLP 头的 Fmt 字段和 Type 字段	156
4.3 PCIe 设备的扩展配置空间	123	6.1.2 TC 字段	158
4.3.1 Power Management Capability 结构	124	6.1.3 Attr 字段	159
4.3.2 PCI Express Capability 结构	127	6.1.4 通用 TLP 头中的其他字段	160
4.3.3 PCI Express Extended Capabilities 结构	133	6.2 TLP 的路由	161
4.4 小结	139	6.2.1 基于地址的路由	161
第 5 章 Montevina 的 MCH 和 ICH ...	140	6.2.2 基于 ID 的路由	164
5.1 PCI 总线 0 的 Device 0 设备	141	6.2.3 隐式路由	166
5.1.1 EPBAR 寄存器	144		

6.3 存储器、I/O 和配置读写		8.2.1 Detect 状态	220
请求 TLP	167	8.2.2 Polling 状态	221
6.3.1 存储器读写请求 TLP	168	8.2.3 Configuration 状态	223
6.3.2 完成报文	172	8.2.4 Recovery 状态	228
6.3.3 配置读写请求 TLP	174	8.2.5 LTSSM 的其他状态	231
6.3.4 消息请求报文	175	8.3 PCIe 总线的 ASPM	232
6.3.5 PCIe 总线的原子操作	177	8.3.1 与电源管理相关的链路状态	232
6.3.6 TLP Processing Hint	178	8.3.2 L0 状态	233
6.4 TLP 中与数据负载相关的		8.3.3 L0s 状态	234
参数	181	8.3.4 L1 状态	235
6.4.1 Max_Payload_Size 参数	181	8.3.5 L2 状态	236
6.4.2 Max_Read_Request_Size 参数	182	8.4 PCI PM 机制	237
6.4.3 RCB 参数	183	8.4.1 PCIe 设备的 D-State	237
6.5 小结	184	8.4.2 D-State 的状态迁移	238
第 7 章 PCIe 总线的数据链路层与		8.5 小结	240
物理层	185	第 9 章 流量控制	241
7.1 数据链路层的组成结构	185	9.1 流量控制的基本原理	242
7.1.1 数据链路层的状态	186	9.1.1 Rate-Based 流量控制	243
7.1.2 事务层如何处理 DL_Down 和		9.1.2 Credit-Based 流量控制	244
DL_Up 状态	189	9.2 Credit-Based 机制使用的算法	246
7.1.3 DLLP 的格式	189	9.2.1 N123 算法和 N123+算法	249
7.2 ACK/NAK 协议	191	9.2.2 N23 算法	250
7.2.1 发送端如何使用 ACK/NAK		9.2.3 流量控制机制的缓冲管理	252
协议	192	9.3 PCIe 总线的流量控制	254
7.2.2 接收端如何使用 ACK/NAK		9.3.1 PCIe 总线流量控制的缓存	
协议	195	管理	255
7.2.3 数据链路层发送报文的顺序	199	9.3.2 Current 节点的 Credit	257
7.3 物理层简介	199	9.3.3 VC 的初始化	259
7.3.1 PCIe 链路的差分信号	200	9.3.4 PCIe 设备如何使用 FCP	261
7.3.2 物理层的组成结构	204	9.4 小结	262
7.3.3 8/10b 编码与解码	206	第 10 章 MSI 和 MSI-X 中断机制	263
7.4 小结	210	10.1 MSI/MSI-X Capability 结构	263
第 8 章 PCIe 总线的链路训练与电源		10.1.1 MSI Capability 结构	264
管理	211	10.1.2 MSI-X Capability 结构	266
8.1 PCIe 链路训练简介	211	10.2 PowerPC 处理器如何处理	
8.1.1 链路训练使用的字符序列	213	MSI 中断请求	268
8.1.2 Electrical Idle 状态	216	10.2.1 MSI 中断机制使用的寄存器	270
8.1.3 Receiver Detect 识别逻辑	217	10.2.2 系统软件如何初始化 PCIe 设备	
8.2 LTSSM 状态机	218	的 MSI Capability 结构	272

10.3 x86 处理器如何处理 MSI-X 中断请求	274	12.1.5 中断请求	303
10.3.1 Message Address 字段和 Message Data 字段的格式	274	12.2 Capric 卡的数据传递	303
10.3.2 FSB Interrupt Message 总线事务	277	12.2.1 DMA 写使用的 TLP	304
10.4 小结	278	12.2.2 DMA 读使用的 TLP	308
第 11 章 PCI/PCIe 总线的序	279	12.2.3 Capric 卡的中断请求	317
11.1 生产/消费者模型	279	12.3 基于 PCIe 总线的设备驱动	317
11.1.1 生产/消费者的工作原理	280	12.3.1 Capric 卡驱动程序的加载与卸载	318
11.1.2 生产/消费者模型在 PCI/PCIe 总线中的实现	281	12.3.2 Capric 卡的初始化与关闭	319
11.2 PCI 总线的死锁	283	12.3.3 Capric 卡的 DMA 读写操作	324
11.2.1 缓冲管理引发的死锁	283	12.3.4 Capric 卡的中断处理	327
11.2.2 数据传送序引发的死锁	283	12.3.5 存储器地址到 PCI 总线地址的转换	328
11.3 PCI 总线的序	284	12.3.6 存储器与 Cache 的同步	330
11.3.1 PCI 总线序的通用规则	284	12.4 Capric 卡的延时与带宽	334
11.3.2 Delayed 总线事务的传送规则	285	12.4.1 TLP 的传送开销	335
11.3.3 PCI 总线事务通过 PCI 桥的顺序	286	12.4.2 PCIe 设备的 DMA 读写延时	338
11.3.4 LOCK, Delayed 和 Posted 总线事务间的关系	289	12.4.3 Capric 卡的优化	342
11.4 PCIe 总线的序	290	12.5 小结	343
11.4.1 TLP 传送的序	290	第 13 章 PCIe 总线与虚拟化技术	344
11.4.2 ID-Base Ordering	294	13.1 IOMMU	344
11.4.3 MSI 报文的序	295	13.1.1 IOMMU 的工作原理	345
11.5 小结	296	13.1.2 IA 处理器的 VT-d	347
第 12 章 PCIe 总线的应用	297	13.1.3 AMD 处理器的 IOMMU	349
12.1 Capric 卡的工作原理	297	13.2 ATS (Address Translation Services)	352
12.1.1 BAR 空间	298	13.2.1 TLP 的 AT 字段	353
12.1.2 Capric 卡的初始化	301	13.2.2 地址转换请求	354
12.1.3 DMA 写	302	13.2.3 Invalidate ATC	356
12.1.4 DMA 读	302	13.3 SR-IOV 与 MR-IOV	358
		13.3.1 SR-IOV 技术	358
		13.3.2 MR-IOV 技术	359
		13.4 小结	362

第 III 篇 Linux 与 PCI 总线

第 14 章 Linux PCI 的初始化过程	365	14.1.1 pcibus_class_init 与 pci_driver_init 函数	368
14.1 Linux x86 对 PCI 总线的初始化	365	14.1.2 pci_arch_init 函数	369

14. 1. 3	pci_slot_init 和 pci_subsys_init 函数	372	14. 4	Linux PowerPC 如何初始化 PCI 总线树	412
14. 1. 4	与 PCI 总线初始化相关的其他 函数	373	14. 5	小结	416
14. 2	x86 处理器的 ACPI	374	第 15 章	Linux PCI 的中断处理	417
14. 2. 1	ACPI 驱动程序与 AML 解释器	377	15. 1	PCI 总线的中断路由	417
14. 2. 2	ACPI 表	380	15. 1. 1	PCI 设备如何获取 irq 号	419
14. 2. 3	ACPI 表的使用实例	382	15. 1. 2	PCI 中断路由表	426
14. 3	基于 ACPI 机制的 Linux PCI 的 初始化	388	15. 1. 3	PCI 插槽使用的 irq 号	428
14. 3. 1	基本的准备工作	388	15. 2	使用 MSI/MSIX 中断机制 申请中断向量	432
14. 3. 2	Linux PCI 初始化 PCI 总线号	393	15. 2. 1	Linux 如何使能 MSI 中断 机制	432
14. 3. 3	Linux PCI 检查 PCI 设备使用的 BAR 空间	404	15. 2. 2	Linux 如何使能 MSI-X 中断 机制	437
14. 3. 4	Linux PCI 分配 PCI 设备使用的 BAR 寄存器	407	15. 3	小结	440
			参考文献		441