

Elektrik-Elektronik Mühendisliği Sayısal Lojik

Deney Raporu-4

Yakup Demiryürek 180711049

(Bahar 2023)

Amaç

FPGA kartı üzerinde 7-parçalı gösterge kurulumu amaçlanmıştır.

Ekipmanlar

- Xilinx yüklü bilgisayar
- FPGA kartı Deney Çalışması


DÇ1

Girilen 4 bit sayının 10'luk tabandaki 7-parçalı gösterge üzerindeki ledlerin yanarak oluşturacakları şekiller **Şekil 1**'deki gibidir. 4-bitlik A₃, A₂, A₁, A₀ sayısı için uygun LED'ler yanacak şekilde S₀, S₁, S₂, S₃, S₄, S₅, S₆ çıkışlarının doğruluk tablosu **Tablo 1**'de gösterilmiştir.

 $\mathbf{A_1}$ S_0 S_6 $\mathbf{A_2}$ $\mathbf{A_0}$ A b $\overline{\mathbf{C}}$ d \mathbf{E} F

Tablo 1. Doğruluk Tablosu

DC2



Şekil 1. 7-parçalı gösterge ile sayıların ve harflerin gösterimleri

Karnough haritaları kullanılarak S₀, S₁, S₂, S₃, S₄, S₅, S₆ çıkışlarının en sade formülleri **Tablo 2**'de verilmiştir.

Tablo 2. Karnough haritaları

So						S_1						S_2						S_3					
		00	01	11	10			00	01	11	10			00	01	11	10			00	01	11	10
	00	1	0	1	1		00	1	1	1	1		00	1	1	1	0		00	1	0	1	1
	01	0	1	1	1		01	1	0	1	0		01	1	1	1	1		01	0	1	0	1
	11	0	1	0	0		11	0	1	0	0		11	0	1	0	0		11	1	1	0	1
	10	1	1	0	1		10	1	1	0	1		10	1	1	1	1		10	1	1	1	0
S ₄						S_5						S ₆						S 7					
		00	01	11	10			00	01	11	10			00	01	11	10			00	01	11	10
	00	1	0	0	1		00	1	0	0	0		00	0	0	1	1		00	0	0	0	0
	01	0	0	0	1		01	1	1	0	1		01	1	1	0	1		01	0	0	0	0
	11	1	1	1	1		11	1	0	1	1		11	0	1	1	1		11	0	0	0	0
	10	1	0	1	1		10	1	1	1	1		10	1	1	1	1	•	10	0	0	0	0

Bulunan formüller şöyledir;

$$S0 = (A.D.(C \oplus B) + A'.C'.(B \oplus D))'$$

 $S1 = B.D.(A \oplus C) + A'.C'.D' + B'.(C.D' + C'.A + D.A')$

$$S2 = D.(A.C)' + A'.C' + (A \oplus B)$$

$$S3 = A.C' + B.(D \oplus C) + A'.B'.(C+D') + D.A.B'$$

$$S4 = A.(B+C) + D'.(C + B'.C')$$

$$S5 = D'.(B + C') + A.(B' + C) + A'.B.C'$$

$$S6 = C.(D' + B') + A.(B' + D) + B.A'.C'$$

DÇ3

DÇ2'de bulunan formüller kullanılarak 4-bit girişli 8-bit çıkışlı vhdl kodu yazılmıştır. FPGA kartında '0' durumunda '1' , '1' durumunda '0' olmaktadır bu yüzden **DÇ1**'de bulunan formüller çeviriciden geçirilmiştir. S7'ninher zaman yanması sağlanmıştır. Giriş ve çıkışlar vektörel olarak tanımlanmıştır.

```
Port ( A: in STD_LOGIC_VECTOR (3 downto 0);
```

S: out STD_LOGIC_VECTOR (7 downto 0));

 $S(0) \le not((not(((A(3) and A(0)) and(A(1) xor A(2))) or(((not A(3)) and(not A(1))) and(A(2) xor A(0))))));$

 $S(1) \le \operatorname{not}((((\operatorname{not} \ A(2))\operatorname{and}((A(1)\operatorname{and}(\operatorname{not} \ A(0)))\operatorname{or}((\operatorname{not} \ A(1))\operatorname{and} \ A(3))\operatorname{or}(A(0)\operatorname{and}(\operatorname{not} \ A(3)))))\operatorname{or}((A(2)\operatorname{and} A(0))\operatorname{and}(A(3)\operatorname{not} A(0))\operatorname{and}(\operatorname{not} A(0))\operatorname{and}(\operatorname{not} A(1)))));$

 $S(2) \le not(((A(3)xor A(2))or((not A(1))and A(0))or((not A(3))and(not A(1)))or((not A(3))and A(0))));$

 $S(3) \le not((((not\ A(1))and\ A(3))or((A(0)xor\ A(1))and\ A(2))or((not\ A(3))and(not\ A(2))and\ (A(1)or(not\ A(0))))or(A(0)and\ A(3)and(not\ A(2)))));$

 $S(4) \le not(((A(3) and(A(2) or \ A(1))) or((not \ A(0)) and(A(1) or((not \ A(2)) and(not \ A(1))))));$

 $S(5) \le not((((not\ A(0))and(A(2)or(not\ A(1))))or(A(3)and((not\ A(2))or\ A(1)))or((not\ A(3))and(not\ A(2))));$


 $S(6) \le not(((A(1) \text{ and } ((\text{not } A(0)) \text{ or } (\text{not } A(2))))) \text{ or } (A(3) \text{ and } (A(0) \text{ or } (\text{not } A(2))))) \text{ or } (A(2) \text{ and } (\text{not } A(3)) \text{ and } (\text{not } A(3)))));$

 $S(7) \le not('1');$

DÇ4

DÇ3'de yazılan vhdl kodun simülasyonu hazırlanıp, Şekil 2'de verildiği gibi test edilmiştir.

```
constant period : time := 50 ns;
        A3process: PROCESS
  BEGIN
  A(3) \le '0';
  wait for period*8;
  A(3)<= '1';
  wait for period*8;
  end process;
  A2process: PROCESS
  BEGIN
  A(2) \le '0';
  wait for period*4;
  A(2) \le '1';
  wait for period*4;
  end process;
  A1process: PROCESS
  BEGIN
  A(1) \le '0';
  wait for period*2;
  A(1) \le '1';
  wait for period*2;
  end process;
  A0process: PROCESS
  BEGIN
  A(0) <= '0';
  wait for period;
  A(0) \le '1';
  wait for period;
end process;
```



Şekil 2.Simülasyon

Sonuç

S1-S2

DÇ1 ve DÇ2'de elde edilmiştir.

S3

DÇ1'de verilen ve DÇ4'de elde edilen değerler karşılaştırıldığında testimizin doğruluğu kanıtlanmıştır.