
Tamamlanan routing ve revizyonlar

0 DRC ihlali / 0 açık bağlantı / 0 şematik–PCB farkı; ERC 0 hata ve 0 uyarı. Güncel yüklenen Project.zip temel alındı. 55 × 45 mm / nominal 1,6 mm / dört katman; 49 devre elemanı ve dört montaj deliği. J1/J2/J3 konumları, kart sınırı ve delikler korundu.




Kaynakta 144 iz/via nesnesi, dört güç dolgusu, 65 açık bağlantı, 3 DRC kaydı ve 9 ERC uyarısı vardı. Son kartta 435 iz ve 86 via (57 GND) bulunur. Kaynak bakır nesnelerinin 48’i geometrik olarak korundu; güç çekirdeği ve onunla çakışan yollar yeniden çizildi. 18 referansın yerleşim farkı JSON/CSV içinde verildi.

U1–D1–C3/C4–R7/C9 çekirdeği kompaktlaştırıldı; R7–FB ayrı Kelvin kolu, iki iç GND düzlemi ve dönüş/stitching via’ları tamamlandı. J6 gövdesi kart içine 3 mm alındı; ters polarite yazısı 1=+5 V / 2=GND düzeltildi. J4 açıklaması gerçek üç telli PC6/PB12/GND arayüzünü gösterir.

R13, TI’nin yanlış EasyScale ACK sink akımı önerisi için 2,2k → 8,2k/%1 yapıldı. C3 10 µF/50 V korunup X7R/DC-bias şartı belirtildi. Üç tek kullanımlı global etiket local yapıldı. 159 pin–net üyeliği ve footprint UUID/path kimlikleri korunur; fiziksel kurallar gevşetilmedi.

Üretim kabulü koşulludur: Gerber/drill hazırdır; gerçek üretici stack-up’ı ve empedans onayı henüz yoktur. Bu teslim, ölçülmüş donanım/SI/EMI veya fonksiyon onayı değildir.

MIPI DSI: ölçülen sonuçlar



İletken	Planar uzunluk (mm)	Via / ana katman
DSI_CLK_P	29.6936	2 / B.Cu
DSI_CLK_N	29.6936	2 / B.Cu
DSI_D0_P	29.6936	2 / F.Cu
DSI_D0_N	29.6936	2 / F.Cu
DSI_D1_P	29.6936	2 / B.Cu
DSI_D1_N	29.6936	2 / B.Cu

Her çift içi geometrik fark <0,001 mm; altı iletkenin planar boy farkı da <0,001 mm. Bütçe çift içi ≤0,10 mm / toplam yayılım ≤1 mm / iletken ≤50 mm / ≤2 via'dır. Geçici kopyada CLK_P'ye +0,217 mm eklendiğinde native DRC, 0,10 mm skew kuralıyla ihlali yakaladı. Planar değerler host/FPC'yi içermez; eşit iki via için nominal barrel toplamı ayrıca 3,13 mm'dir.

D0 ana bölümü F.Cu/In1.GND; CLK ve D1 ana bölümleri B.Cu/In2.GND. Çizimde görünen D0–diğer çift kesişmeleri farklı katmanlardadır. Her DSI neti tek, dallanmayan J1–J2 yoludur. İç katmanlar sinyal için bölünmedi.

0,05 mm aralıkla 3.452 merkez hattı örneğinde kendi via antipad çevreleri dışında eksik referans bulunmadı. En yakın GND dönüş via mesafeleri yaklaşık 0,81–2,62 mm; en kötü FPC geçişi hâlâ 2,62 mm'dir. Bu mesafe ve via/launch/FPC modeli 3D SI/ölçümle doğrulanmadı. Boy eşleşmesi tek başına tam kanal SI doğrulaması değildir.

Stack-up ve empedans hesabı

Gerçek PCB üreticisi veya doğrulanmış sipariş kesiti yoktur. Projedeki nominal kesit tasarım şartnamesi olarak korundu. Herhangi bir üretici standardıyla doğrulanmış eşleşme iddiası yapılmaz; üreticiye imalat öncesi onaylatılmalıdır.

Kesit	Nominal kalınlık / görev
F.Cu	35 µm; D0/güç/düşük hızlı sinyal
Prepreg / In1.Cu	0,100 mm Er=4,2 / 35 µm GND
Core	1,260 mm FR4
In2.Cu / Prepreg	35 µm GND / 0,100 mm Er=4,2
B.Cu	35 µm; CLK/D1 ve yardımcı yollar
Toplam	1,600 mm nominal; maske/finish üretici teyidi


Hedef 100 Ω diferansiyel; ana iz 0,14 mm / gap 0,18 mm. STM32F469 DS11189 Rev8, Table45 s.124 D-PHY tek uç çıkış empedansını 50 Ω tipik verir. TI SPRAAR7J Appendix A7 aynı D-PHY'yi kullanan CSI için 100 Ω diferansiyel / 50 Ω tek uç örneğidir. DISEN belgesinde kart için açık empedans toleransı verilmez; TI'nin başka cihazına ait tablo bu panelin kanal sertifikası değildir.

2D model koşulu	Tahmin
5 µm → 2,5 µm mesh, h100 µm	99,26 → 99,40 Ω diferansiyel
h90 / h110 µm; 5 µm mesh	94,69 / 103,25 Ω
Er3,9 / Er4,5; 5 µm mesh	102,22 / 96,54 Ω
Ayrık 0,17 mm launch, tek uç	49,13 Ω; 5 µm mesh

Finite-volume odd-mode çözümü: $\nabla\cdot(\varepsilon\nabla V)=0$; stripler ±1 V, Q'dan Codd ve vakum C0 bulunur. $Z_{diff}=2/(c\sqrt{(C_{odd}\cdot C_0)})$. 2 × 0,7 mm alan; dikdörtgen bakır; hava/FR4; metal yüzünde yarım hücre mesafesi. Mesh yakınsaması proses doğrulaması değildir.

Hesap dışı: soldermask, etch trapezi, dispersiyon/örgü, via, FPC ve konnektör 3D etkileri. Üretici bitmiş kesit ve 100 Ω hedefi/örneğin ±%10 talebini onaylamalı, kupon/TDR ile doğrulamalıdır. Kesit farklıysa genişlik/aralık, routing ve CAM yeniden ele alınmalıdır.

Güç, backlight ve kontrol yolları



Devre	Gerçek routing / nominal hesap
SW	5,54 mm toplam dal; 0,6 mm; 0 via
5 V ana dağıtım	0,8 mm; 0 via; tüm dallar seri R20 üst sınırı 34,90 mΩ
LED ana yolları	0,4 mm; FPC yakınında 0,3 mm; sense/OVP dalları 0,2 mm
Logic power	Ana yol 0,3 mm; J3 çıkışında kısa 0,2 mm neck
R7 / LED akımı	5,23 Ω → 38,24 mA / ~7,65 mW nominal
R13 / CTRL ACK limiti	8,2k %1; 3,6 V / 8,118k ≈443 µA

R7 üst padine LEDK yük dönüşü gelir; FB bu noktadan ayrı 0,2 mm Kelvin kolu alır. Yük akımı FB dalından geçirilmez. C4–U1 yerel GND yolu ve iki dönüş via'sı korunur. SW bakırı küçük; COMP/OVP hassas ağı SW dışında tutulur; VIN bypass U1'e yakındır.

34,90 mΩ hesabı 35 µm/20°C bakır içindir; 0,454 A varsayımında ~15,8 mV. Sigorta/diyot/jumper, kontak/GND ve sıcaklık dahil değildir. 27,2 V/40 mA LED + bleeder ~1,11 W; VIN4,2 V, %75 verim ve Lmin17,6 µH/fsmin1 MHz varsayımıyla bobin tepe akımı ~0,45 A. Bunlar yük/ısıl ölçümün yerini tutmaz.

C3 gerçek MPN'i 30 V DC bias altında ≥1 µF etkin kapasiteyi sağlamalı; L1 stok/doyma/DCR ve koruma elemanlarının derating'i doğrulanmalıdır. OVP=28,69 V nominal bir comparator eşiğidir; sert clamp değildir. Açılış/açık yük transient testi gerekir.

DFM, üretim çıktıları ve açık koşullar

Kontrol	Sonuç / kapsam
Native DRC / bağlantı / parity	0 / 0 / 0; istisna eklenmedi
Şematik ERC	0 hata / 0 uyarı
Elektriksel kimlik	44 net / 159 pin üyeliği korunur; 53 footprint
Mekanik	55 × 45 mm; dört sabit Ø3,5 mm delik; Ø8 mm donanım bakır keepout
Gerber X2	4 bakır + 2 mask + 2 silk + 2 paste + outline; 1 job
Drill	91 PTH + 4 NPTH; tüm XY/çap/kaplama native ile eşleşir
Drill seri hale getirme	0,001 mm XY; maksimum fark 0,0005 mm
Taşınabilirlik	Ayrı klasör/temiz ayarlarda DRC, ERC, netlist ve SVG başarılı

Minimumlar korunur: iz 0,125 mm; clearance 0,15 mm, çoğu net 0,20 mm; bakır–kenar 0,50 mm; annular ≥0,15 mm; standart via Ø0,60/0,30 mm. Gerber ve drill aynı absolute PCB datum’undadır; ayrı ayrı origin’e taşınmamalı veya aynalanmamalıdır. Gerber job katmanları ve 55 × 45 mm outline kontrol edildi.

J1/J2/J3 kablo yaklaşımı korunur; exact FPC kontak yüzü, latch ve bükülme/kasa/yükseklik numune ile teyit edilmelidir. Nominal FPC/L1 modelleri exact sipariş parçası garantisi değildir. J4 model pinleri doğru hizalandı. J6’nın 3D gövdesi yok; 2D Fab/courtyard kontrolü kullanıldı. Native 3D görüntü tam montaj onayı değildir.

İmalata serbest bırakılmadan kapanacak koşullar: üreticinin gerçek kesit/bitmiş geometri/maske ve 100 Ω kabulü; kesin MPN/rating/bias/doyma; host touch gerilim toleransı ile DISEN sınırı; gerçek FPC sürekliliği ve panel timing/akımı. R1/R2 DNP kalır. Bu routing, önceki şematik incelemenin açık elektriksel koşullarını kapatmaz.

İlk kartta akım sınırlı besleme ve dummy-load ile backlight/OVP/açık yük; ardından rail/ripple, LCD görüntüsü/touch, hedef DSI hızında kanal/EMI ve sıcaklık kontrolü gerekir. Firmware, TDR/eye, 3D S-parametre, EMI ve fiziksel işlev testleri bu ortamda gerçekleştirilmedi.

Paket; düzenlenebilir KiCad, yerel kütüphaneler, son şematik PDF, Gerber/drill, BOM/koordinatlar, tekrar çalıştırılabilir doğrulama ve ham sonuç dosyalarını içerir. Üretim dosyaları hazırlanmıştır; koşulsuz donanım çalışırlık veya imalat kabulü verilmez.