DISEN DS070HSD39T-132
Rev J / PCB Hazırlık 1

19.10.2026 · KiCad 9.0.2 · Bağımsız, kablolu laboratuvar adaptörü

Yerleşime başlangıç dosyaları hazırlandı. Yüklenen Rev J korunarak ayrı proje üretildi. Çift LCD Rev K dosyaları değiştirilmedi. Bu paket üretim/enerji verme kabulü değildir.

Kontrol	Sonuç
Şematik / PCB	49 referans, 57 net, 172 pin/net karşılaştırması; native parity 0 fark
Elektriksel değişiklik	Yok; bağlantılar, değerler, sembol UUID ve footprint bakır pad geometrileri Rev J ile aynı
ERC	0 hata / 3 mevcut single_global_label uyarısı; ayarlar ve exclusions kaynakla aynı
3D	49 model bağı; 14 yerel dosya: 9 WRL + 5 nominal STEP
PCB durumu	Bütün footprint merkezleri (0,0); 0 iz, 0 via, 0 zone, kart sınırı/ölçüsü yok

Bağlantı ve değer incelemesi

DISEN A0 pin/besleme/MIPI tabloları, touch çizimi, ST UM1932 Rev 5 ve TI TPS61165 SLVS790E tekrar incelendi. J2’nin 39 kontağı ve DSI polariteleri tutarlı. J1 → J2: D0 +/− 10/8 → 16/17; D1 18/16 → 20/21; CLK 14/12 → 24/25. J5.6 PC6 PWM, .12 PB12 touch reset ve .2 GND korunur.

VCI ile touch beslemeleri ayrı kalır. J3 **host CN2 girişidir**; LCD’nin ayrı 6 pin touch kuyruğu doğrudan buraya takılmaz. Host CN2 fiziksel sırası ve gerçek kablo sürekliliği hâlâ doğrulanmalıdır.

R7=5,23 Ω %1 ile LED akımı 38,24 mA nominal; FB/R toleranslarıyla 37,10–39,40 mA. LEDK, FB/R7 dönüşüdür ve GND’ye kısa devre edilmez. 22 µH, SS16 ve 50 V çıkış kapasitörleri korunur. VIN=4,2 V ve %75 verim varsayımıyla ortalama/tepe giriş akımı yaklaşık 0,351/0,452 A’dır.

OVP 221 kΩ/10 kΩ ile nominal 28,69 V; U2 ve C13 Rev J’deki BL_POWER beslemesinde kaldı. Bu devre hızlı voltaj klempi değildir. TPS61165’in CTRL filtresi/shutdown gecikmesi ve U2 başlangıç davranışı nedeniyle transient kabulü ölçüm bekler.

PCB stackup ve tasarım kuralları

Native .kicad_pro / .kicad_pcb / .kicad_dru dosyalarına kaydedildi. **Üretici ve onaylı stackup henüz yok.** Aşağıdaki geometri taslak mühendislik girdisidir.

Parametre	Kaydedilen değer
Katmanlar	F.Cu sinyal/güç; In1.Cu GND referansı; In2.Cu GND referansı; B.Cu sinyal/güç. Henüz plane oluşturulmadı.
Stackup	Cu/dielektrik: 35/100/35/1260/35/100/35 µm = 1,60 mm; FR4 Er=4,2, tanδ=0,02 varsayım.
Genel üretim tabanı	Min iz 0,125 mm, min clearance 0,15 mm. Default iz/clearance 0,20/0,20 mm. Kenara bakır 0,50 mm; delik–delik 0,30 mm.
Via	0,60/0,30 mm çap/delik; alternatif 0,80/0,40 mm. Min annular ring 0,15 mm.
MIPI_DSI	0,14 mm iz / 0,18 mm aralık; clearance 0,15 mm. Launch genişliği 0,125–0,19 mm.
DSI bütçeleri	Çift içi ≤0,10 mm; altı iletken PCB farkı ≤1,0 mm; iletken başına ≤50 mm, ≤2 via. Başlangıç bütçeleri; tam kanal kabulü değildir.
POWER_5V / BOOST_SWITCH	Hedef iz 0,60 mm; min 0,30 mm. BL_SW ayrıca ayrı sınıfta.
LED / logic / hassas	LED_HV 0,40 mm (min 0,20); LOGIC_POWER 0,30; SENSITIVE ve kontrol 0,20 mm.

Empedans ve akım hesabının anlamı

2D quasi-static odd-mode modelinde 0,10 mm GND uzaklığı, 35 µm bakır ve Er=4,2 için 0,14/0,18 mm çifti **yaklaşık 99,3 Ω** verir. 5 ve 2,5 µm ağ adımları karşılaştırıldı. Soldermask, etch/trapez, kayıp, frekans, konektör ve FPC bu modelde yoktur. **100 Ω ±%10 üreticiye iletilecek hedeftir; doğrulanmış üretim empedansı değildir.**

PCB çift içi 0,10 mm fark yaklaşık 0,54 ps eder. İnter-lane zamanlama için host, kablo, adaptör ve panel birlikte değerlendirilmelidir. MIPI için kesintisiz iç GND, kısa yollar, 0 via önceliği ve gerekirse dönüş via’ları sonraki yerleşim/routing incelemesinin parçasıdır.

35 µm dış bakırda IPC-2221/10°C kaba tahmin: 0,60 mm iz ≈1,65 A; 0,30 mm daralma ≈1,00 A. 25 mm/0,60 mm izde 0,4 A için ≈8,2 mV düşüm. Ölçülmüş sıcaklık/IPC-2152 veya son routing hesabı değildir; logic yük akımları TBD.

3D, doğrulama ve açık koşullar

J1/J2 fab, silk ve courtyard çizimleri FH26 aile geometrisiyle düzeltildi; pad/pasta aynen korundu. J1'in FH26W varyantı ve J3 mekanik detayları için exact üretici çizimi/fiziksel fit teyidi gerekir. Bütün model yolları ${KIPRJMOD}/3D altındadır; scale=1, offset/rotate=0.

Konnektörler ve endüktör için STEP modelleri nominal gövde/pad ölçülerine dayanır; **üretici CAD'i veya mekanik kabul değildir**. 12 test noktası yalnızca çıplak bakırdır. Generic WRL modelleri paket ailesini gösterir. Kaynak/ölçü/hash bilgileri Project/3D/SOURCES.json ve Model_3D_Audit.json içindedir.

Aktif PCB, PCB Editor'da açıldı. Bütün 49 referansın modelleri ayrı, geçici grafik kontrol panosunda gerçek KiCad 3D Viewer ve native raytracer ile görüntülendi. Views görüntüleri **model kontrol panosudur; adaptör yerleşimi değildir**. Bu pano aktif projeye dahil edilmedi.

Ham DRC sonucu: 1577 fiziksel ihlal ve 51 bağlantısız öğe kaydı. Bunlar başlangıç yığınının overlap/kısa devre/clearance/yazı/mask/delik çakışmaları ve bulunmayan kart sınırıdır. **Üretim DRC geçişi yok; 51, unrouted net sayısı değildir.** Bulgular gizlenmedi. Şema–PCB parity 0 farktır. Ayrı geçici rule-engine denemesi, hatalı DSI/güç iz genişliklerinin reddedildiğini doğruladı.

Üretim/enerji verme öncesi kapatılacaklar

• U2 TLV3011B exact B/DBV limitleri, referans açılışı ve beslemesiz OUT davranışı; OVP açılış/açık yük/yeniden yükleme tepe gerilimlerinin ölçülmesi.

• ST MB1189 ile CN2 fiziksel numaralandırması; R117/R119 ve I²C pull-up popülasyonu; kablo pin-1/temas yüzü/sürekliliği.

• J1/J2/J3 exact sipariş eki, FPC kalınlığı/takılma ve latch boşluğu; nominal 3D yerine fiziksel mekanik teyit.

• LCD/touch akımı ve touch üst gerilim toleransı; ILI2130 reset/INT/I²C ayrıntıları. C3 etkin ≥4,7 µF DC-bias kanıtı; eski L1 için yeterli stok/alternatif ve genel pasif MPN seçimleri.

• Üretici 4 katman stackup/empedans teyidi; sonraki aşamada boost döngüsü, Kelvin sense, decoupling ve GND dönüş yerleşimi.

Birincil TI TLV3011/ST MB1189/Hirose/TDK/Vishay sunucularına tekrar erişim proxy 403 ile engellendi; doğrulanamayan ayrıntılar açık bırakıldı. Tam açıklamalar Engineering/VALIDATION_TR.md içindedir. Fiziksel test, placement, routing, copper pour, yazılım veya Gerber yapılmadı; kesin çalışma garantisi verilmez.