

ΠΟΛΥΤΕΧΝΕΙΟ ΚΡΗΤΗΣ

ΣΧΟΛΗ ΗΜΜΥ

ΕΡΓΑΣΤΗΡΙΟ ΜΙΚΡΟΕΠΕΞΕΡΓΑΣΤΩΝ & ΥΛΙΚΟΥ ΕΡΓΑΣΤΗΡΙΑΚΕΣ ΑΣΚΗΣΕΙΣ ΓΙΑ ΤΟ ΜΑΘΗΜΑ: ΗΡΥ 203 - ΠΡΟΧΩΡΗΜΕΝΗ ΛΟΓΙΚΗ ΣΧΕΔΙΑΣΗ

EAPINO EEAMHNO 2021

Εργαστήριο 3

EΞΟΙΚΕΙΩΣΗ ΜΕ ΤΗ ΓΛΩΣΣΑ ΠΕΡΙΓΡΑΦΗΣ ΥΛΙΚΟΎ VHDL ΣΥΜΠΕΡΙΦΕΡΙΚΉ ΣΧΕΔΙΑΣΉ ΣΕ ΑΚΟΛΟΥΘΙΑΚΆ ΚΎΚΛΩΜΑΤΑ (BEHAVIORAL DESIGN OF SEQUENTIAL CIRCUITS)

ΕΚΠΟΝΗΣΗ: Καθ. Α. Δόλλας, Δρ. Ε. Σωτηριάδης

ΣΥΝΕΡΓΑΤΈΣ: Δρ. Ευριπίδης Σωτηριάδης, Μ. Κιμιωνής,

ΕΚΔΟΣΗ : 12.0 **Χανιά**

Σκοπός

Είναι η περαιτέρω εξοικείωση με τη γλώσσα VHDLκαι πιο συγκεκριμένα με την υλοποίηση ακολουθιακών κυκλωμάτων με behavioral (συμπεριφερικό) τρόπο σχεδίασης. Θα σχεδιάσετε έναν «παράξενο» μετρητή ο οποίος θα μετρά ανάλογα με την είσοδο ελέγχου που θα δέχεται κατά -5,-2,0,1,2,5,6,12 σε σχέση με την παρούσα του κατάσταση.

ΠΡΟΣΟΧΗ: το κύκλωμα που θα σχεδιάσετε, εκτός από ότι μετράει διαφορετικά «βήματα» σε σχέση με ένα απλό μετρητή που όταν μετράει πηγαίνει +1 ή -1 από την προηγούμενη κατάσταση, έχει και άλλες ιδιότητες που δεν τις έχουν οι κανονικοί μετρητές, όπως την έννοια του Ovfl, το σταμάτημα (πάγωμα) του μετρήματος εάν πρόκειται να υπερχειλίσει, κλπ. Μην μπερδέψετε αυτές τις «ειδικές» ιδιότητες με το πως είναι οι συμβατικοί μετρητές (που «ρολλάρουν» και προς τα πάνω και προς τα κάτω, και δεν σταματούν το μέτρημα).

Μέρος του σκοπού του Εργαστηρίου 3 είναι να δείτε πόσο εύκολο είναι με τα εργαλεία που χρησιμοποιούμε, δηλαδή συμπεριφερική (behavioral) VHDL να σχεδιάσουμε κυκλώματα που με όρους Λογικής Σχεδίασης (διάγραμμα καταστάσεων, πίνακες Karnaugh, κλπ.) θα ήταν απλά αδύνατο σχεδιάσουμε. Κάποιες από τις ιδιότητες του παράξενου αυτού μετρητή είναι όντως χρήσιμες κατά περίπτωση, δηλαδή το να πρόκειται να υπερχειλίσει θα μας ήταν παγώνει όταν απαραίτητο σε ένα μετρητή που δείχνει το κορυφαίο στοιχείο μίας στοίβας, όταν η στοίβα γεμίσει. Άρα, κατά περίπτωση κάποιες από τις ασκήσεις ή μεμονωμένα στοιχεία τους, εδώ, αντιστοιχούν σε πραγματικά, χρήσιμα κυκλώματα. Για να είναι πιο απλό το εργαστήριο, εδώ επιτρέπουμε να προκύψει η υπερχείλιση πριν παγώσουμε την λειτουργία με ένδειξη Overflow, Underflow, καθότι αυτό δημιουργεί μία και μόνο, απλή συνθήκη για υλοποίηση.

Ζητούμενα

Να σχεδιάσετε και να υλοποιήσετε ένα κύκλωμα που έχει εισόδους και εξόδους όπως στον Πίνακα 1.

Όνομα	in/out	Πλάτος σε bit	
Clk	είσοδος	1	
RST	είσοδος	είσοδος 1	
Control	είσοδος	3	
Count	έξοδος	ος 8	
Overflow	έξοδος	1	
Underflow	έξοδος	1	
Valid	έξοδος	1	

Πίνακας 1: Είσοδοι - έξοδοι κυκλώματος

Το κύκλωμα λειτουργεί ως εξής:

Ο παράξενος μετρητής μετράει από το 0 έως το 255, δεν παίρνει αρνητικές τιμές ούτε τιμές μεγαλύτερες του 255. Εάν πάρει τιμές εκτός της περιοχής [0,255] τότε ανάβει το αντίστοιχο σήμα εξόδου (underflow, overflow) και παγώνει η λειτουργία του μέχρι να έρθει RST, και η έξοδος Validγίνεται 0.

Το Clk είναι απαραίτητο σε κάθε ακολουθιακό κύκλωμα και είναι αυτόνομο - δε το χρησιμοποιούμε ποτέ σε συνδυασμό με κανένα σήμα.

Το RST δίνει στο μετρητή την τιμή 0, είναι σύγχρονο και επίσης δε το χρησιμοποιούμε ποτέ σε συνδυασμό με κανένα σήμα. Είναι κατά συνθήκη ενεργό στο «1».

Το Control είναι είσοδος 3 bit που μας δείχνει τις 8 διαφορετικές περιπτώσεις που θα μετρήσει ο μετρητής ως εξής:

Τιμή ΕισόδουControl	Βήμα Μέτρησης
0	-5
1	-2
2	0
3	1
4	2
5	5
6	6
7	12

Πίνακας 2: Αντιστοίχιση εισόδου με βήμα μέτρησης

Το Count είναι η έξοδος του μετρητή η οποία ισχύει όσο το Valid είναι 1.

Οδηγίες για τη δημιουργία testbench: Για τη συγκεκριμένη άσκηση θα ακολουθήσετε τα εξής

- 1) Η προσομοίωση θα ξεκινάει με το σήμα RST ενεργό και θα κρατάει τουλάχιστον 10 κύκλους.
- 2) Θα πρέπει να δείξετε ότι όταν γίνεται overflow παγώνει το σύστημα και μετά από ενεργοποίηση του RST επανέρχεται στο 0 και ξεκινάει ξανά
- 3) Θα πρέπει να δείξετε ότι γίνεται underflow παγώνει το σύστημα και μετά από ενεργοποίηση του RST επανέρχεται στο 0 και ξεκινάει ξανά

4) Θα πρέπει να δείξετε ότι όλα τα βήματα μέτρησης είναι λειτουργικά και μπορούμε να αλλάζουμε βήμα μέτρησης από κύκλο σε κύκλο.

Παραδοτέα:

Ένα αρχείο .zip (ή ανάλογο) με τα παρακάτω αρχεία

- 1) Κυκλώματα και block diagrams σε ηλεκτρονική μορφή (όχι φωτογραφίες χειρόγραφων) σε μορφή αρχείου .pdf
- 2) Κώδικες VHDL (όχι ολόκληρο το project της Xilinx) σε μορφή αρχείου .vhd
- 3) Screenshots από τα simulations και σχόλια που εξηγούν γιατί το simulation είναι επαρκές.

Κυκλώματα και	Block	diagrams	:20%
Κώδικες :50%			
Προσομοίωση :	30%		

ΠΡΟΣΟΧΗ!

Η διαπίστωση αντιγραφής σε οποιοδήποτε σκέλος της άσκησης οδηγεί στην απόρριψη <u>από το σύνολο των εργαστηριακών ασκήσεων</u>. Αυτό γίνεται οποιαδήποτε στιγμή στη διάρκεια του εξαμήνου. Ως αντιγραφή νοείται και μέρος της αναφοράς, π.χ. σχήματα.

KANH EΠΙΤΥΧΙΑ!©