

杨彦隽

yanjun.yang@ed.ac.uk blog.yanaerobe.top

+86 150 7499 5687 +44 7960 011793

技术概述

专用加速器与处理器微架构博士候选人；聚焦定制 ISA、流水处理核、双可寻址存储器、FPGA/ASIC 原型及软硬件协同，具备从架构定义、RTL 实现到验证与性能分析的完整经验。

教育背景

The University of Edinburgh <i>PhD Candidate in Engineering, IMNS</i>	2022 年 9 月 – 预计 2026 年 11 月 英国爱丁堡
· 研究方向：面向符号智能与图工作负载的专用硬件架构；工程学院全额奖学金	
Nanyang Technological University <i>MSc (Electronics)</i>	2021 年 8 月 – 2022 年 8 月 新加坡
同济大学 电子科学与技术工学学士	2017 年 9 月 – 2021 年 7 月 中国上海

核心项目与研究经历

ASOCA3: FPGA 图数据库加速系统 <i>The University of Edinburgh</i>	2024 年 1 月 – 至今 博士核心课题
· 主导系统架构与 ASOCA64 定制 ISA，定义 44-bit flit、模块化指令封装、寄存器模型及处理核到 NoC 的流量与握手接口	
· 独立设计 supercluster 处理核、六级执行流水与控制架构，实现 valid/ready 背压、冒险检查、stall/flush 及 16 项双读单写寄存器堆	
· 设计独立 RECONS 重构引擎，对跨流水级的复合/谓词操作进行 late binding 与路由分类，支持反馈执行、空结果抑制及跨核转发	
ENGINE: 可重构 FPGA 双可寻址存储器 <i>The University of Edinburgh</i>	2024 年 – 2025 年 独立设计与实现
· 提出并完成 BRAM-based dually-addressable memory 的架构、RTL、FPGA 实现与评估，以 array/page/RAMB 映射同时支持地址与内容寻址且无需复制数据	
· 在 Virtex-7 上以 4 BRAM36、683 LUT、248 FF 实现 $8 \times 512 \times 36$ 存储，达到 129.27 MHz 与 100% BRAM 存储效率；在 UltraScale+ 上验证 302 实例、约 124 万 entries	

ASOCA2: 双可寻址近存图加速 ASIC <i>The University of Edinburgh</i>	2022 年 11 月 – 2023 年 12 月 博士子课题
- 主导 <i>Views</i> 数据映射、ISA 与 hypercluster 架构, 参与 CTRL、BUF、ONECON、LOI、COMP 等数字外设的多版 RTL、集成与验证 - 参与 180 nm 原型芯片综合与流片交付, 主导顶层验证及硅后测试与故障分析; 硅前 48 项指令/初始化检查全部通过, 硅后发现数字 I/O/scan 边界信号衰减	
AIDE: 架构开发、验证与评估基础设施 <i>The University of Edinburgh</i>	2025 年 11 月 – 至今 博士子课题
- 独立开发 Makefile 自动化设计流、ASOCA64 assembler/simulator, 并扩展 Python 行为模型以覆盖 traffic、register 与 instruction reconstruction - 主导定制 compliance 环境, 以 sequencer、monitor、scoreboard 和 functional coverage 验证 RTL; 设计 Neo4j 对比方法与工作负载分析流程	
CoNM: 四级流水 RV32I 处理器 <i>同济大学</i>	2021 年 3 月 – 2021 年 6 月 本科毕业设计
- 使用 Verilog 设计带静态分支预测的四级流水 RV32I CPU 内核 - 在 PYNQ-Z1 FPGA 开发板完成综合实现与功能验证	

专业技能

体系结构

- Processor/accelerator microarchitecture、ISA、pipeline、memory architecture、NoC traffic/interface、hardware-software co-design

硬件与验证

- SystemVerilog/Verilog、RTL design、assertion-based verification、custom compliance、FPGA/ASIC prototyping

工具与编程

- Vivado、VCS、ModelSim; Python、C/C++、Bash、Tcl、Git

代表性论文

<i>Views: A Hardware-friendly Graph Database Model For Storing Semantic Information</i> <i>arXiv preprint</i>	2025 <i>Graph representation / accelerator architecture</i>
<i>A Resource-efficient Dually-addressable Memory Architecture on FPGA</i> <i>ISCAS</i>	2025 <i>Dually-addressable memory / FPGA</i>
<i>A Modular Graph Database Accelerator</i> <i>ECML PKDD</i>	2024 <i>Associative-memory accelerator / ASIC</i>