

杨彦隽

yanjun.yang@ed.ac.uk blog.yanaerobe.top +86 150 7499 5687 +44 7960 011793

数字集成电路设计 | 处理器与加速器 RTL | 功能验证 | FPGA/ASIC

教育背景

爱丁堡大学 工程学博士候选人	2022 年 9 月 – 预计 2026 年 11 月 英国爱丁堡
· 研究方向: 面向符号智能与图工作负载的数字加速器; 工程学院全额奖学金	
南洋理工大学 电子学硕士	2021 年 8 月 – 2022 年 8 月 新加坡
同济大学 电子科学与技术工学学士	2017 年 9 月 – 2021 年 7 月 中国上海

项目经历

ASOCA2: 近存图数据库加速芯片 爱丁堡大学	2022 年 11 月 – 2023 年 12 月 博士课题
· 开发并验证核心数字逻辑, 涵盖指令控制、数据缓冲、优先编码、状态管理与比较运算, 并参与顶层集成	
· 主导系统级功能验证, 搭建定向测试与自动结果检查流程; 使用 VCS 完成 48 项初始化及功能用例验证	
· 参与 180 nm 原型芯片的综合与流片交付, 完成芯片上电、测试流程搭建及结果分析	
ASOCA3: FPGA 图数据库加速器 爱丁堡大学	2024 年 1 月 – 至今 博士核心课题
· 独立设计处理核的多级流水、数据通路与控制逻辑, 完成主要运算、寄存器读写和存储访问功能	
· 实现流水控制、冒险处理、暂停与清空机制, 支持图数据库基本操作及复合指令执行	
· 定义处理核与片上互联的通信接口, 配合完成 FPGA 系统集成与功能验证	
资源高效型 FPGA 双可寻址存储器 爱丁堡大学	2024 年 – 2025 年 独立设计与实现
· 独立完成存储器架构、RTL 与 FPGA 实现, 在同一存储空间支持按地址访问和按内容检索	
· 优化片上存储映射、并行查找与读写控制, 并在多类 FPGA 器件上完成实现和验证	
ASOCA 开发与验证基础设施 爱丁堡大学	2025 年 11 月 – 至今 博士课题
· 开发自动化构建、仿真与验证流程, 支持硬件设计迭代、结果整理和问题定位	
· 扩展行为参考模型与测试向量生成工具, 用于核对 RTL 功能并生成验证报告	
ReMap: 二进制对数近似电路 南洋理工大学	2021 年 8 月 – 2022 年 7 月 硕士论文项目
· 优化基于 Mitchell 算法的二进制对数近似方法, 设计相应算术电路	
· 完成电路实现, 并评估计算误差与硬件开销	

半导体缺陷检测原型
爱丁堡大学、意法半导体

2024 年 2 月 – 2024 年 7 月
博士课题

- 开发混合神经—符号半导体缺陷检测与分类原型
- 完成原型测试、结果分析与开发报告

ASOCat: 关联记忆软硬件协同
爱丁堡大学

2022 年 9 月 – 2024 年 1 月
博士课题

- 探索面向关联记忆芯片的认知计算模型
- 设计图数据存储方法及软硬件接口

CoNM: 四级流水 RISC-V 处理器
同济大学

2021 年 3 月 – 2021 年 6 月
本科毕业设计

- 使用 Verilog 设计带静态分支预测的四级流水 RV32I 处理器
- 在 PYNQ-Z1 FPGA 开发板完成综合实现与功能验证

分层存储管理机制设计
同济大学

2021 年 8 月 – 2022 年 1 月
兼职实习

- 主导带页面置换算法的分层 SRAM–Flash 接口设计
- 将设计应用于车用微控制器

专业技能

数字设计

- SystemVerilog/Verilog、处理器与加速器 RTL、控制与数据通路、算术电路、存储电路

功能验证

- UVM、SVA、定向测试、仿真回归、参考模型与自动结果检查

实现与工具

- FPGA 综合实现、ASIC 前端设计与流片协作; Vivado、VCS、ModelSim、Synopsys、Cadence
- 完成先进制程数字集成电路设计培训, 涵盖高性能与低功耗设计方法

编程

- Python、C/C++、Bash、Tcl、Git

语言能力

- 英语 (IELTS 8.0/9.0)、初级法语

代表性论文

Views: A Hardware-friendly Graph Database Model For Storing Semantic Information
预印本

2025 年

A Resource-efficient Dually-addressable Memory Architecture on FPGA
ISCAS 2025

2025 年

A Modular Graph Database Accelerator
ECML PKDD 2024

2024 年