

杨彦隽

yanjun.yang@ed.ac.uk blog.yanaerobe.top

+86 150 7499 5687 +44 7960 011793

技术概述

数字 IC/RTL 方向博士候选人，具备 accelerator/processor RTL、SystemVerilog/Verilog、定制验证环境、FPGA implementation 与 180 nm ASIC 流片经验；专长于 datapath、control、pipeline 及 memory RTL。

教育背景

The University of Edinburgh <i>PhD Candidate in Engineering, IMNS</i>	2022 年 9 月 – 预计 2026 年 11 月 英国爱丁堡
· 研究方向：面向符号智能与图工作负载的数字加速器；工程学院全额奖学金	
Nanyang Technological University <i>MSc (Electronics)</i>	2021 年 8 月 – 2022 年 8 月 新加坡
同济大学 电子科学与技术工学学士	2017 年 9 月 – 2021 年 7 月 中国上海

数字 IC / RTL 项目经历

ASOCA2: 双可寻址近存图加速 ASIC <i>The University of Edinburgh</i>	2022 年 11 月 – 2023 年 12 月 180 nm ASIC 原型
· 迭代实现并验证 CTRL、BUF、ONECON、LOI、COMP 等数字模块，覆盖指令控制 FSM、数据缓冲、优先匹配、状态掩码及比较 datapath，并参与顶层集成	
· 主导 directed system-level testbench 与验证环境；56 个 testcases 覆盖十类指令及持续并发压力，VCS 中 48 个带结果检查的初始化/功能用例全部通过	
· 完成 hypercluster 级 scan-chain 集成与 backend verification，参与综合和流片交付；搭建硅后测试流程并排查数字 I/O/scan 边界信号衰减	
ASOCA3: 复杂加速器处理核 RTL <i>The University of Edinburgh</i>	2024 年 1 月 – 至今 FPGA accelerator system
· 独立设计 supercluster 处理核、六级执行流水及 RTL 控制结构，包含 instruction assembly/decode、memory、register read/writeback 与 NoC-facing read/write stages	
· 实现分布式 valid/ready 流控、pipeline registers、冒险检查、stall/flush、16 项双读单写寄存器堆，以及流水线与 RECONS 反馈路径间的 fixed-priority arbitration	
· 实现复合/谓词指令 RECONS 引擎与 packet reconstruction，定义 44-bit ASOCA64 flit 及 SC-side handshake；最终 NoC/PCIe 与顶层集成为团队系统背景	

ENGINE: 可参数化双可寻址存储器 RTL
The University of Edinburgh

2024 年 – 2025 年
独立设计与实现

- 独立完成 BRAM 双可寻址存储器的架构、RTL 与 FPGA implementation; 实现 BROADCAST 译码、并行 RAMB 存储和 CARU/TURBO 内容匹配路径
- 在 Virtex-7 上以 4 BRAM36、683 LUT、248 FF 实现 $8 \times 512 \times 36$ 配置, 达到 129.27 MHz 与 100% BRAM 存储效率, 并在 Versal、Zynq、Virtex 系列验证

AIDE: 自动化设计流与定制验证环境
The University of Edinburgh

2025 年 11 月 – 至今
博士子课题

- 独立开发 Makefile 自动化 flow、ASOCA64 assembler/simulator 与 test-vector generation, 扩展 Python reference model 生成 RTL expected results
- 主导轻量化、UVM-inspired compliance environment, 实现 input sequencer、output monitor、ID-based scoreboard、assertion capture、functional coverage 与仿真报告

CoNM: 四级流水 RV32I 处理器 RTL
同济大学

2021 年 3 月 – 2021 年 6 月
本科毕业设计

- 使用 Verilog 完成带静态分支预测的四级流水 RV32I CPU 内核设计
- 在 PYNQ-Z1 FPGA 开发板完成综合实现与功能验证

专业技能

RTL

- SystemVerilog/Verilog; processor/accelerator datapath、control/FSM、pipeline、register file、memory RTL

Verification

- Directed testbench、assertion/coverage、sequencer、monitor、scoreboard、reference model、仿真自动化

Implementation 与接口

- Vivado FPGA synthesis/implementation; ASIC synthesis/tapeout collaboration、scan integration、post-silicon debug; NoC flit/handshake、PCIe/AXI-Lite system context

工具与编程

- VCS、Vivado、ModelSim; Python、C/C++、Bash、Tcl、Git

代表性论文

A Resource-efficient Dually-addressable Memory Architecture on FPGA
ISCAS

2025
Memory RTL / FPGA implementation

A Modular Graph Database Accelerator
ECML PKDD

2024
Accelerator ASIC / associative memory