

杨彦隽

yanjun.yang@ed.ac.uk blog.yanaerobe.top +86 150 7499 5687 +44 7960 011793

芯片体系结构 | 专用加速器 | 处理器微架构 | 软硬件协同

教育背景

爱丁堡大学 工程学博士候选人	2022 年 9 月 – 预计 2026 年 11 月 英国爱丁堡
· 研究方向：面向符号智能与图工作负载的专用硬件架构；工程学院全额奖学金	
南洋理工大学 电子学硕士	2021 年 8 月 – 2022 年 8 月 新加坡
同济大学 电子科学与技术工学学士	2017 年 9 月 – 2021 年 7 月 中国上海

项目经历

ASOCA3: FPGA 图数据库加速器 爱丁堡大学	2024 年 1 月 – 至今 博士核心课题
· 主导加速器体系结构与处理核微架构设计，制定面向图数据库操作的专用指令体系	
· 设计多级流水处理核，组织指令执行、存储访问及复合图操作	
· 定义处理核与片上互联的通信接口，支持系统扩展、FPGA 集成与软硬件协同	
资源高效型 FPGA 双可寻址存储器 爱丁堡大学	2024 年 – 2025 年 独立设计与实现
· 独立提出并实现存储器架构，在同一存储空间支持按地址访问和按内容检索，无需复制数据	
· 优化片上存储映射与并行查找，达到 100% 块存储资源利用率	
· 完成 RTL 与 FPGA 实现，并在多类器件上验证架构的可扩展性	
ASOCA2: 近存图数据库加速芯片 爱丁堡大学	2022 年 11 月 – 2023 年 12 月 博士子课题
· 主导图数据映射、专用指令体系与分层架构设计，构建基于双可寻址存储器的近存加速器	
· 参与 180 nm 原型芯片的综合与流片交付，主导系统验证、芯片测试流程搭建及结果分析	
ASOCA 开发与验证基础设施 爱丁堡大学	2025 年 11 月 – 至今 博士子课题
· 开发自动化构建、仿真与验证流程，并扩展行为参考模型和测试向量生成工具	
· 构建图数据库工作负载与性能对比流程，用于分析系统行为并辅助体系结构评估	
ReMap: 二进制对数近似电路 南洋理工大学	2021 年 8 月 – 2022 年 7 月 硕士论文项目
· 优化基于 Mitchell 算法的二进制对数近似方法，设计相应算术电路	
· 完成电路实现，评估计算精度与硬件开销之间的权衡	

半导体缺陷检测原型
爱丁堡大学、意法半导体

2024 年 2 月 – 2024 年 7 月
博士课题

- 开发混合神经—符号半导体缺陷检测与分类原型
- 完成原型测试、结果分析与开发报告

ASOCat: 关联记忆软硬件协同
爱丁堡大学

2022 年 9 月 – 2024 年 1 月
博士课题

- 探索面向关联记忆芯片的认知计算模型
- 设计图数据存储方法及软硬件接口

CoNM: 四级流水 RISC-V 处理器
同济大学

2021 年 3 月 – 2021 年 6 月
本科毕业设计

- 使用 Verilog 设计带静态分支预测的四级流水 RV32I 处理器
- 在 PYNQ-Z1 FPGA 开发板完成综合实现与功能验证

分层存储管理机制设计
同济大学

2021 年 8 月 – 2022 年 1 月
兼职实习

- 主导带页面置换算法的分层 SRAM–Flash 接口设计
- 将设计应用于车用微控制器

专业技能

体系结构

- 处理器微架构、专用指令体系、加速器架构、存储体系、片上互联、软硬件协同

硬件设计与验证

- SystemVerilog/Verilog、流水线与数据通路设计、FPGA/ASIC 原型、功能验证
- 完成先进制程数字集成电路设计培训，涵盖高性能与低功耗设计方法

工具与编程

- Vivado、VCS、ModelSim、Synopsys、Cadence; Python、C/C++、Bash、Tcl、Git

语言能力

- 英语 (IELTS 8.0/9.0)、初级法语

代表性论文

Views: A Hardware-friendly Graph Database Model For Storing Semantic Information 预印本	2025 年
A Resource-efficient Dually-addressable Memory Architecture on FPGA ISCAS 2025	2025 年
A Modular Graph Database Accelerator ECML PKDD 2024	2024 年