Тема 6: Структура и йерархия на паметта. Сегментна и странична преадресация. Система за прекъсване.

ТЕОРИЯ

1. Йерархия на паметта

Паметта е организирана в нива — по-горе = по-бързо, по-малко, по-скъпо.

```
Регистри          ← най-бърза, ~1 такт, байтове
L1 кеш            ← ~4 такта, 8–64 KB (per ядро), разделен I-cache / D-cache
L2 кеш            ← ~12 такта, 256 KB – 1 MB (per ядро)
L3 кеш            ← ~40 такта, 4–32 MB (споделен между ядрата)
RAM (DRAM)        ← ~100 такта, GB
Виртуална памет   ← RAM + Swap на диска
SSD / HDD         ← най-бавна, TB
```

Вътрешна памет (директно достъпна от ЦПУ): регистри, кеш, RAM.
Външна памет (чрез I/O модул): HDD, SSD, USB.

Кеш памет

- Съхранява **най-скоро** / **най-често** използваните данни и инструкции
- При **cache hit**: данните се взимат от кеша (бързо)
- При **cache miss**: зареждат се от следващото ниво (бавно)
- **L1**: разделен на I-cache (инструкции) и D-cache (данни); per-core
- **L2**: унифициран; per-core
- **L3**: унифициран; споделен между всички ядра
- **SRAM** (статична) — за кеш; **DRAM** (динамична) — за основна памет

Оперативна памет (RAM — Random Access Memory)

- **Произволен достъп**: всяко четене/запис — еднакво време независимо от адреса
- **Volatile** (губи съдържание при изключване)
- DRAM: нуждае се от периодично опресняване (refresh)

Виртуална памет

- Позволява на процеса да вижда **повече памет** от физически наличната RAM
- Осъществява се чрез **swap**: неактивни страници се изместват на диска
- Предоставя **изолация** между процесите (всеки има собствено виртуално адресно пространство)
- Забавяне при **page fault**: OS зарежда страницата от диска (бавно!)

---

2. Странична преадресация (Paging)

Идея: виртуалното и физическото адресно пространство се разделят на **блокове с еднакъв размер** (типично 4 KB).

- **Виртуална страница** (page) — блок от виртуалното адресно пространство
- **Физически блок** (frame / page frame) — блок от физическата памет

Транслация на адрес

```
Виртуален адрес = [ Номер на страница (VPN) | Отместване (offset) ]
                          ↓ (таблица на страниците)
Физически адрес  = [ Номер на физически блок (PFN) | Отместване (offset) ]
```

Отместването **не се променя** при транслацията.

Каталог на страниците (Page Directory / Page Table)

Поддържа се от **операционната система**. Съдържа **описатели на страниците**.

Многониволови таблици (x86-64: 4 нива PML4 → PDPT → PD → PT):

```
Виртуален адрес (48 бита):
[ PML4 (9b) | PDPT (9b) | PD (9b) | PT (9b) | Offset (12b) ]
```

Описател на страница (Page Table Entry — PTE)

Поле	**Значение**
PFN	Физически номер на блока (Physical Frame Number)
P (Present)	1 = страницата е в RAM; 0 = page fault
R/W	0 = само четене; 1 = четене и запис
U/S	0 = само kernel; 1 = user достъп
A (Accessed)	Поставя се от хардуера при достъп
D (Dirty)	Поставя се при запис (страницата е модифицирана)
G (Global)	Не се изчиства от TLB при смяна на адресно пространство

TLB (Translation Lookaside Buffer): хардуерен кеш за таблицата на страниците — ускорява транслацията.

Стратегии за подмяна на страници (Page Replacement)

При запълване на физическата памет OS избира страница за изместване на диска:

Стратегия	**Логика**	**Предимства / Недостатъци**
FIFO	Измества най-старата заредена страница	Прост; страда от Belady's anomaly
LRU (Least Recently Used)	Измества страницата, която	Добро приближение до

Стратегия	Логика	Предимства / Недостатъци
	най-дълго не е ползвана	оптималното; по-скъп за имплементация
LFU (Least Frequently Used)	Измества страницата, ползвана **най-рядко**	Бавно реагира на промяна в поведението
Optimal (OPT)	Измества страницата, **нужна най-късно в бъдеще**	Теоретичен минимум на page faults; неприложим на практика
Clock (Second Chance)	Разновидност на FIFO + Accessed бит	Добър компромис между LRU и FIFO

---

3. Сегментна преадресация (Segmentation)

Идея: виртуалното адресно пространство се разделя на **сегменти с променлива дължина** — код, данни, стек, heap.

```
Виртуален адрес = [ Сегментен селектор | Отместване в сегмента ]
                            ↓ (дескрипторна таблица)
Линеен адрес     = Base + Offset    (ако Offset < Limit)
```

Сегментен селектор (Segment Selector — 16 бита)

```
[ Index (13 бита) | TI (1 бит) | RPL (2 бита) ]
```

- **Index**: индекс в дескрипторната таблица
- **TI** (Table Indicator): 0 = GDT (глобална), 1 = LDT (локална)
- **RPL** (Requested Privilege Level): 0 = kernel, 3 = user

Сегментен дескриптор (64 бита)

Поле	Значение
Base (32 бита)	Началният физически/линеен адрес на сегмента
Limit (20 бита)	Максималното отместване (размер − 1)
G (Granularity)	0 = байтове; 1 = 4 KB блокове (limit × 4096)
Type	Код/данни, четене/запис, изпълнение
DPL	Descriptor Privilege Level (0–3)
P (Present)	1 = сегментът е в памет
S (Descriptor type)	0 = системен; 1 = код/данни

Дескрипторни таблици и регистри

Таблица	Описание
GDT (Global Descriptor Table)	Единствена за системата; системни и глобални сегменти; адресира се от GDTR регистъра
LDT (Local Descriptor Table)	По една на процес; локални сегменти; адресира се от LDTR регистъра
IDT (Interrupt Descriptor Table)	Описатели на прекъсвания; адресира се от IDTR

Сегментни регистри (x86): CS, DS, SS, ES, FS, GS — всеки съдържа сегментен селектор.

---

4. Система за прекъсване

4.1 Какво е прекъсване

Прекъсване (Interrupt) — механизъм за временно спиране на текущото изпълнение с цел обработка на събитие, след което изпълнението се **възобновява от точката на прекъсване**.

4.2 Типове прекъсвания

Тип	Описание	Примери
Хардуерни (IRQ)	От I/O устройства или таймер	Клавиатура, мишка, мрежова карта, таймер
Софтуерни (SVC / INT n)	Програмата издава INT инструкция	Системни повиквания (syscall)
Изключения (Exceptions)	Грешки при изпълнение на инструкция	Деление на 0, Page fault, Invalid opcode
По машинна грешка	Хардуерна неизправност	Memory parity error

Изключения — подвидове:

- **Fault** — може да бъде поправено (page fault — OS зарежда страницата)
- **Trap** — след инструкцията (breakpoint)
- **Abort** — фатална грешка

4.3 Структура и обработка — стъпки

```
1. Събитие → сигнал до ЦПУ (от хардуер или INT инструкция)
2. ЦПУ завършва текущата инструкция
3. Запазване на контекста: PC, FLAGS → стек (или TSS)
4. Определяне на вектора на прекъсване (interrupt vector number)
5. IDT[vector] → адрес на ISR (Interrupt Service Routine)
6. Изпълнение на ISR
7. Възстановяване на контекста: POP FLAGS, POP PC (IRET)
8. Продължаване на прекъснатата програма
```

4.4 Конкурентност и приоритети

- Прекъсванията могат да дойдат **по всяко време** и едновременно
- **Приоритети**: по-високо приоритетното прекъсване може да прекъсне ISR на по-ниско приоритетно
- **Маскиране**: IF флагът (Interrupt Flag) — при IF=0 маскируемите прекъсвания се игнорират
    - `CLI` — изчиства IF (забранява прекъсвания)
    - `STI` — поставя IF (разрешава прекъсвания)
- **Немаскируеми прекъсвания (NMI)** — не могат да бъдат забранени (хардуерни грешки)

4.5 Контролери на прекъсванията

PIC (Programmable Interrupt Controller) — хардуерен компонент, управляващ прекъсванията:

- **8259A PIC**: класически x86, 8 IRQ линии; 2 каскадирани → 15 линии
- Управлява приоритети и маскиране на отделни IRQ линии
- Изпраща **вектор** към процесора (IDT индекс)

APIC (Advanced PIC) — съвременен заместник:

- **Local APIC** — per-core, обработва локални прекъсвания и timer
- **I/O APIC** — управлява хардуерните IRQ линии
- Поддържа **многопроцесорни** системи и много повече IRQ линии

---

5. Взаимодействие: Segmentation + Paging (x86 Protected Mode)

```
Виртуален адрес
      ↓ [Сегментна транслация]
Линеен адрес (32/64 бита)
      ↓ [Странична транслация]
Физически адрес
```

В 64-битов режим (x86-64) сегментирането е **практически изключено** (Base=0, Limit=max за CS/DS/SS) — използва се само странична преадресация.

Бърза справка

Понятие	**Ключ**
Йерархия памет	Регистри → L1 → L2 → L3 → RAM → Диск
L1 cache	Per-core, разделен I/D, ~8–64 KB
Page fault	P=0 в PTE → OS зарежда страницата от

Понятие	**Ключ**
	диска
TLB	Хардуерен кеш на page table
PTE полета	PFN, Present, R/W, U/S, Accessed, Dirty
LRU	Измества страницата, ненужна най-дълго
Сегментен селектор	Index(13) + TI(1) + RPL(2)
GDT	Глобална, единствена, системни сегменти
LDT	Локална, по 1 на процес
IDT	Таблица с адреси на ISR-и
INT → IRET	Запазва контекст → ISR → Възстановява контекст
CLI / STI	Забранява / разрешава маскируеми прекъсвания
NMI	Немаскируемо прекъсване (хардуерна грешка)
PIC 8259A	15 IRQ линии (2 каскадирани 8259A)