

Министерство образования и науки Российской Федерации
Московский физико-технический институт (государственный университет)

Физтех-школа радиотехники и компьютерных технологий
Кафедра микропроцессорных технологий в интеллектуальных системах управления
YADRO

Выпускная квалификационная работа бакалавра

Реализация в отладчике GDB поддержки вызова функций с векторным ABI для архитектуры RISC-V

Автор:

Студент Б01-110 группы
Радькин Кирилл Алексеевич

Научный руководитель:

Владимиров Константин Игоревич



Москва 2025

Аннотация

Реализация в отладчике GDB поддержки вызова функций с векторным ABI для архитектуры RISC-V

Радькин Кирилл Алексеевич

;

Содержание

1	Введение	4
2	Постановка задачи	5
3	Обзор архитектуры RISC-V	6
3.1	Общая информация	6
3.2	Векторное расширение	7
3.2.1	Регистр <code>vtype</code>	7

1 Введение

;

2 Постановка задачи

Цель работы: реализовать в отладчике GDB для архитектуры RISC-V поддержку вызова функций, использующих векторный ABI. Для выполнения данной цели были поставлены следующие задачи:

1. Изучить генерацию отладочной информации для RISC-V компиляторами GCC и LLVM
2. Реализовать RISC-V Vector Calling Convention в отладчике GDB
3. Поддержать определение векторных типов и работу с ними в GDB

3 Обзор архитектуры RISC-V

3.1 Общая информация

RISC-V – это архитектура команд (ISA), основанная на принципах сокращённого набора команд (RISC). Она была разработана в Калифорнийском университете в Беркли в 2010 году и предназначена как для обучения, так и для промышленного использования.

Одной из ключевых особенностей архитектуры является ее открытость. Спецификации RISC-V находятся в открытом доступе. Архитектура свободна от лицензионных отчислений, что позволяет использовать ее без юридических или финансовых ограничений.

Еще одним важным свойством архитектуры является ее модульность. Архитектура состоит из базового набора целочисленных инструкций, который должен присутствовать в любой реализации, и из дополнительных расширений, которые можно включать по необходимости. Существует 4 варианта базового набора целочисленных инструкций: RV32I и RV64I, которые описывают 32-разрядные или 64-разрядные адресные (далее разрядность будем называть **XLEN**, в терминах спецификации RISC-V) пространства, и их подмножества, RV32E и RV64E, которые были добавлены для поддержки небольших микроконтроллеров и обладающие вдвое меньшим набором целочисленных регистров. Дополнительные расширения можно разделить на две группы: стандартные и пользовательские. Среди стандартных дополнительных расширений можно выделить следующие:

- **M** – добавляет целочисленное умножение/деление
- **A** – добавляет атомарные операции с памятью
- **F** – добавляет регистры с плавающей точкой и соответствующие операции
- **D** – добавляет регистры с плавающей точкой двойной точности и соответствующие операции
- **C** – набор сжатых инструкций (с уменьшенной длиной)
- **V** – векторные регистры и соответствующие операции
- **B** – битовые операции

- **Zicsr** – инструкции для работы с регистрами состояния и статуса ядра (Control and Status Registers, CSR)
- **Zifencei** – инструкции для синхронизации потока инструкций и потока данных

Кроме того, существует аббревиатура G для обозначения базового набора расширений `IMAFD_Zicsr_Zifencei`.

Архитектура поддерживается организацией RISC-V International, которая разрабатывает и утверждает стандартные расширения.

3.2 Векторное расширение

Векторное расширение (RISC-V Vector Extension, RVV) описывает набор инструкций и регистров, предназначенных для эффективной параллельной обработки данных.

Каждое ядро, поддерживающее данное расширение, определяет два значения:

1. **ELEN** – максимальный размер векторного элемента (в битах), который может быть использован или создан векторной операцией.

$ELEN \leq 8$ и должно быть степенью 2.

2. **VLEN** – количество бит в одном векторном регистре.

$2^{16} \leq VLEN \leq ELEN$, и должно быть степенью 2.

Векторное расширение добавляет 32 векторных регистра (`v0-v31`) и 7 непривилегированных CSR (`vstart`, `vxstat`, `vxrm`, `vcsr`, `vtype`, `vl`, `vlenb`).

3.2.1 Регистр `vtype`

Регистр `vtype` хранит в себе следующую информацию:

- Интерпретацию значений векторных регистров
- Способ группировки векторных регистров
- Способ обработки маскированных элементов

- Способ обработки элементов, длина которых превышает текущую длину вектора



Рис. 1: Поля регистра vtype

- **vill** – флаг, указывающий на нелегальное значение
- **vma** – если 0, то немаскированные элементы сохраняют свои значения после операций, если 1, то они могут как сохранить, так и быть переписаны единицами
- **vta** – аналогично **vma**, только для элементов, которые находятся за текущей длиной вектора
- **vsew** – текущее значение размера одного элемента (Selected Element Width, SEW)

vsew[2:0]			SEW
0	0	0	8
0	0	1	16
0	1	0	32
0	1	1	64
1	X	X	Reserved

Таблица 1: Соответствие между vsew[2:0] и SEW

- **vlmul** – текущее значение размера группы векторных регистров (Length Multiplier, LMUL)

Значения SEW и LMUL определяют, как именно будут интерпретироваться значения, находящиеся в векторных регистрах.

Список литературы

- [1] *Mott-Smith, H.* The theory of collectors in gaseous discharges / *H. Mott-Smith, I. Langmuir* // *Phys. Rev.* — 1926. — Vol. 28.
- [2] *Морз, Р.* Бесстолкновительный PIC-метод / *Р. Морз* // Вычислительные методы в физике плазмы / Ed. by Б. Олдера, С. Фернбаха, М. Ротенберга. — М.: Мир, 1974.
- [3] *Киселёв, А. А.* Численное моделирование захвата ионов бесстолкновительной плазмы электрическим полем поглощающей сферы / *А. А. Киселёв, Долгонос М. С., Красовский В. Л.* // Девятая ежегодная конференция «Физика плазмы в Солнечной системе». — 2014.