# 小華的部落格

將自己踏入BIOS領域中所學習到的知識做一些心得整理,像是Legacy BIOS、EFI BIOS、Windows Driver...etc. ※版權與智慧財產權聲明:保留所有法律權利。我在寫文章時如果有引用到其他人的地方我會盡量說明參考出處,如果有遺漏的地方請告訴我,我會馬上註明! 而轉貼我的文章時也請您註明出處!

搜尋

首頁

**About Me** 



星期三,9月26,2007

# [我所知道的BIOS]->[PowerOn Sequence & BIOS Entry] 3

在此將以DeskTop platform來說明(Notebook platform 的 power-on sequence 牽涉到 EC,可參考討論區中 "power on sequence" 文章);還有,所敘為rough flow,詳細的時序圖依據design會有些許不同.

[Power-On sequence]

- AUX power ok
- Main power ok
- PCI reset
- SB state-machine runs...
- NB state-machine runs...
- CPU power-Good ok
- CPU reset
- 1st code-read by CPU ( <- BIOS entry point,即 CPU 會抓取 FFFFFF0h 處的 BIOS code 來執行)
- \* 當然CPU一次抓取的BIOS data不僅僅是幾個Byte!而是一堆的data(Ex. 64 bytes);之後會從中 extract 出 FFFFFFF0h處的 data.然後來執行.

# 訂閱電子報

#### EZMAIL提供

#### **Translate**

# 选择语言│▼

# 網誌存檔

- **2020** (1)
- **2019 (2)**
- **2018** (3)
- **2016** (2)
- **2015** (1)
- **2014** (8)
- **2013** (3)
- **2012** (12)
- **2011** (19)
- **2010** (20)
- **2009** (11)
- **2008** (35)
- **2007** (59)
  - **▶** 12/23 12/30 (1)
  - **12/16 12/23 (4)**
  - **12/02 12/09 (1)**

補充: 為什麼CPU 發的第一個位置不會只有FFFFFFF0h? 而是多抓很多個? 範例中為什麼是64 bytes? 原因在於 cache的支援. cache不是細分為單一byte 的, 而是以block(many bytes)為單位. 這個block的大小的名詞就是 cache line size. 也就是要填入cache一次要寫入的bytes量. 例如 cache line size 為 16 bytes. 那麼一次就要讀16 bytes到cache去.

CPU 一但發生cache miss(第一次開機一定是cache miss)的狀況時.就會通過host bus 對外取得資料. 這時就會產生burst read cycle來達成fill cache line的需求. 所以由CPU 的 cache line size的大小就可以知道CPU一次會抓多少的 bytes. P4以後CPU 的cache line size 為 64 bytes, 所以CPU 就會產生一個 burst length 為8 的 memory read cycle. 所以CPU 發出的位置就需往下減.然後在讀取的資料中可以包含到 FFFFFFF0h以後的資料.

自此,CPU便循著 CPU->NB->SB->ROM 的 path,循序地至BIOS ROM中抓code,執行 fetch->decode->calculate->store...自此開始便是BIOS POST stage starts...

[有可能遇到的問題是] debug code = "00" or "FF" (意即BIOS常用的 Port80 card所顯示出的 "code" )!!!

\* 此時,強烈建議:請在BIOS entry point 處 丟Port 80(value可自行定義),因為,即使BIOS有跑到,但因為距離 1st 丟Port80 的 code仍有一小段程式碼;若系統 hang在此其間,Port80仍是沒有 code,因此,在BIOS一開始進來便先 out Port80 將有助於判定: system hang before BIOS entry point or NOT !!! )

# Assume system hang 'before' BIOS entry point, 可能的原因有:

- incorrect power sequence: 此 sequence 有 spec,規範訊號間的相對關係與 assert/deassert的時間,violate spec 有可能導致 system hang:此時需要 H/W or board designer來量測
- incorrect power-on frequency:有發生過因為 Power-On CPU frequency錯誤而不開機者.請用 scope量測
- incorrect chipset behavior: 意即上述的 power-on sequence中有關於 NB/SB的 state-machine部分,有可能這部分的行為不正常,因此需要 H/W designer來 clarify
- \* 曾聽說,某家chipset需要BIOS image 中 include 幾個 bytes 來 config NB/SB的 registers;這些 settings也會影響 power-on時 chipset的 behavior;因此,這幾個 byte 若是錯的,也有可能 system hang

補充:很多chipset都(or 曾經)有這個功能, SiS, NV, VIA, Intel. 以前有個詞叫ROMSIP就是指這玩意兒... 即使在現今的intel platform也有預留這東東.

#Assume system hang 'after' BIOS entry point

- => 這就是BIOS engineer的時間了,就 debug吧...(儘管,有些 issue 是 board or H/W造成的...)
- \* 此時的 debug方式,若有 輔助工具的(Ex. P debug card) 就用,沒有的就用Port80 card囉!

[Summary]: 沒進入到 BIOS entry point前....不要找我....真的沒辦法 > <

- **▶** 11/25 12/02 (2)
- **▶** 11/18 11/25 (1)
- **▶** 11/11 11/18 (3)
- **►** 11/04 11/11 (4)
- **▶** 10/28 11/04 (4)
- **▶** 10/21 10/28 (2)
- **▶** 10/14 10/21 (2)
- **▶** 10/07 10/14 (7)
- **V** 09/23 09/30 (6)
  - [我所知道的BIOS]-> [Chipset Config] 5
  - [我所知道的BIOS]-> [Jumpless] 4
  - [我所知道的BIOS]-> [PowerOn Sequence & BIOS Entry] 3
  - [我所知道的BIOS]->[系統 架構] 2
  - [我所知道的BIOS]->[前 言] 1
  - PCI IRQ Routing Table Specification
- **▶** 08/26 09/02 (2)
- **▶** 07/29 08/05 (3)
- **▶** 07/08 07/15 (1)
- **▶** 07/01 07/08 (3)
- **▶** 06/17 06/24 (2)
- **>** 05/27 06/03 (3)

\* 關於 BIOS entry point,請參考 討論區中 "追蹤BIOS code 的進入點" 文章!!!

### [Power Button開始的動作]

一般Power Btn 都是EC 控制(或稱PCU),如果你說要知道Power Btn之後的動作就是問EC 工程師就對啦。 我印象中好像是Power btn按下後-->EC 偵測到動作(應該是KBC 發Event給EC BIOS或是EC BIOS自己每隔一段時間去檢查有沒有Event..沒K過EC Spec,純猜測...)-->EC 檢查目前系統狀態(不同時間點按下Power Btn, EC可能會做一些動作,因此要判斷),檢查的時候主要會去檢查南橋ICH接到EC的訊號線,判斷Sx state-->如果是正常開機,則開始供電--->系統上電後,CPU會從起始位址開始讀取BIOS第一條指令(至於CPU何時收到重置訊號可能要看一下其他Spec...)。

另外印象中EC BIOS有分成兩種形式,因為EC Controller可能裡面的記體器容量會不足,或是說節省成本故意做成那樣,所以 EC BIOS 會是包在SBIOS或是放在EC Controller裡面兩種格式。

如果真的要K流程,應該是去看EC Spec跟ICH Spec吧...

當EC 收到power event (指power button的動作後...), 會根據目前系統的狀態來決定是否要開某些電源...For example, 當系統處於s3(suspend)的狀態時, 當user按下power button後, EC 會發一個訊號給南橋, 然後EC 會 wait for SUSB and SUSC 的訊號assert. 然後開 main power的電(我指的是非suspend的power)...但是詳細的動作應該各家都不太一樣才對. 而且這些spec都是各公司的knowhow

張貼者: 小華的部落格

標籤: BIOS相關

# 4 則留言:

# 匿名 提到...

最近本人在解決電腦主機問題,救是主機關機後內建網路卡會無法OFF掉,個人認為是BIOS中的問題, 所以上網搜尋BIOS相關知識,看到大大您的部落格,所以順道詢問您有沒有相關專業見解,感謝

4月 29, 2008 8:32 下午

## 小華的部落格 提到...



可能是有支援WAKE UP FROM LAN吧,你有關閉過嗎?

5月 12, 2008 4:22 上午

- **>** 05/06 05/13 (5)
- **•** 04/29 05/06 (1)
- **•** 04/22 04/29 (2)
- **2006** (1)

# 逛逛不一樣的地方

演算法 (影像處理, 資料結構, 智慧型視訊分析, 人工智慧)

平凡的幸福

相關資訊

流浪小築

旅遊美食~

小君君的祕密花園

繼續閱讀懶人加強版

幸福雅痞~

懷舊系列~

# 標籤

一些筆記 (10)

分享 (2)

心情分享 (3)

生活運用(1)

## 匿名 提到...

ROMSIP這個東西很有意思,不知道哪裏可以找到相關資料呢? 以前有遇到過一個問題,BIOS ROM有資料跟沒資料時CPU的動作不一樣,沒資料的時候CPU不會 發出讀BIOS ROM的動作,不知道這個behavior是不是所謂的ROMSIP呢?

1月 05, 2009 7:17 下午

## 匿名 提到...

想討論一下Power on sequence

Desktop: PWRBTN# 由南橋control,當SUS power提供時,按一下放電讓其asserted, then SB issue SUSB# signal to ATX power to let ATX power on, 然後PWRGOOD signal ready, 之後由SB issue PCIRST#-->NB issue CPURST#, then CPU go to the first instruction fetch 0xFFFF\_FFF0h, 如此想請教Notebook的Power Good是誰發的??

另外我認為S5 state, KBC發KBC command是怎麼發的? 我認為只會是普通的level trigger來發 signal,

謝謝!

4月 05, 2009 4:37 上午

張貼留言

較新的文章 首頁 較舊的文章

訂閱: 張貼留言 (Atom)