基于安路 EG4S20 的 HDMI 多媒体播放系统

技 术 文 档

参 赛 作 品

2026 年 11 月

目　　录

摘要　3

第一部分　作品概述 4

1.1 功能与特性

1.2 应用领域

1.3 主要技术特点

1.4 主要性能指标

1.5 主要创新点

1.6 设计流程

第二部分　系统组成及功能说明 7

2.1 整体介绍

2.2 硬件系统介绍

2.2.1 硬件整体介绍

2.2.2 机械结构说明

2.2.3 电路各模块介绍

2.3 软件系统介绍

2.3.1 软件整体介绍

2.3.2 软件各模块介绍

第三部分　完成情况及性能参数 11

3.1 整体介绍

3.2 工程成果

3.2.1 机械成果

3.2.2 电路成果

3.2.3 软件成果

3.3 性能参数与实测结果

第四部分　总结 16

4.1 可扩展之处

4.2 心得体会

第五部分　参考文献 18

摘要

本作品为一套完全由 FPGA 实现的多媒体播放系统。系统自 TF 卡读取 640×480、24 bit 的 BMP 图像，经 SDRAM 双缓冲后由 HDMI 接口输出 640×480 视频（像素时钟 25 MHz，实测帧率 59.52 Hz），同时通过 I2S 接口输出 48 kHz 音频，播放片内 ROM 中的八音旋律。整机在一片安路 EG4S20BG256 上实现，不使用软核处理器，亦不依赖上位机参与。

设计重点集中于三个方面。第一，双缓冲交替与提交握手：写侧在整帧写入完成后翻转标志信号，读写两侧分别同步、分别锁存为本时钟域的稳定标志，不以跨域单拍脉冲作为判据，因而连续切图与轮播过程中均不产生撕裂。第二，跨时钟域处理清单化：全机六个时钟域、十六条跨域路径逐条编号登记，多比特信号采用异步 FIFO 或整体锁存，单拍事件一律转换为翻转信号。第三，穿黑转场：受 SDRAM 单读通路限制，未采用交叉淡化，改为逐级压暗至全黑，于两帧全黑之间完成图像切换后逐级恢复亮度，共 8 帧、约 133 ms，架构无需改动。

在基础链路之外，系统实现了四档显示（纯色、彩条、回读、图片）、三档缩放、亮度与对比度实时调节及 OSD 显示、音频波形带、滚动字幕与律动边框。资源占用为 LUT 6629/19600（33.82%）、BRAM 28/64（43.75%）、DSP 2/29；七组 testbench 全部通过，上板门禁 G0 至 G7 全部达成。系统启动迅速、成本较低，可用于工业看板、教学实验与展厅循环播放等场景。

第一部分　作品概述

1.1 功能与特性

系统上电后自动完成 SD 卡初始化与 BMP 扫描，5 秒内在显示器上输出图像，无需按键复位。图像方面，支持 TF 卡根目录下 640×480、24 bit 未压缩 BMP，扫描上限 64 MB，取前 4 张循环播放；提供四档显示方式——纯色（红、绿、蓝每秒轮换）、彩条、回读（显示帧缓存剩余内容）、图片。

交互方面，KEY2 切换下一张图像，KEY3 短按切换显示档位、长按 1 秒切换缩放档位，KEY4 进入轮播；4 位拨码开关分别控制亮度增减与对比度增减，2 位数码管显示当前模式与图像编号，4 个 LED 指示系统状态。

画面效果方面，支持穿黑转场、三档缩放（原生、2 倍、二分之一）、亮度与对比度各 0 至 15 档实时调节，左上角 OSD 同步显示档位；另设音频波形带、滚动字幕与随音量变色的律动边框。音频采用 I2S 接口，采样率 48 kHz，片内 ROM 存储八音旋律，每音 0.25 秒，八音一轮共 2 秒。

1.2 应用领域

本作品为一套通用的嵌入式图像显示与多媒体播放平台，可直接用于以下几类场景。第一类为工业设备的本地信息显示：产线看板、仪器面板、自助终端的开机画面与状态提示。此类场景要求上电即显示、不依赖操作系统，本系统冷启动出图时间在 5 秒以内。第二类为教学与实验平台：从存储介质读取、帧缓存管理到视频时序生成全部自研，模块边界清晰，适合作为数字系统设计与 FPGA 接口技术的实验载体。

第三类为展厅与展台的循环播放终端：更换 TF 卡即可更换内容，配合转场与滚动字幕可实现低成本信息发布。第四类为音视频接口的原型验证：HDMI TMDS 发送、I2S 音频、SDRAM 控制器、跨时钟域处理等模块可单独提取复用，作为更大系统的显示前端。由于全部逻辑在一片小容量 FPGA 内实现，外围仅需 TF 卡与 SDRAM，整机成本与功耗均低于采用 SoC 加操作系统的方案。

1.3 主要技术特点

第一，全硬件实现。系统不含 CPU、不含操作系统，从 SD 卡协议、BMP 解析、帧缓存管理到 HDMI 时序与 TMDS 编码全部由 Verilog 描述，上电即工作，不存在启动时间与软件调度抖动。

第二，双缓冲与提交握手。SDRAM 划分为两块缓冲，写侧在整帧写入完成后翻转标志，读写两侧分别同步并分别锁存，切换仅发生于整帧边界，因此任意时刻屏幕上呈现的均为一帧完整图像。

第三，跨时钟域处理规范化。六个时钟域、十六条跨域路径全部编号登记，按信号性质分类处理：多比特信号采用异步 FIFO，缓变多比特信号采用格雷码或整体锁存，单拍事件一律转换为翻转信号，存储访问采用四相握手。

第四，叠加层与图像空间解耦。缩放位于叠加层之前，切换至 2 倍或二分之一档时仅画面内容产生变形，字幕、边框与 OSD 保持在屏幕空间内位置不变。

1.4 主要性能指标

表 1　系统主要性能指标

项目	指标
视频输出	640×480，24 bit RGB，HDMI 1.4b（TMDS）
像素时钟 / 串行时钟	25 MHz / 125 MHz（5 倍）
帧率	59.52 Hz（标称 60 Hz）
音频通路	I2S，48 kHz，主时钟 12.295 MHz
图像源	TF 卡，640×480 24 bit BMP，最多 4 张，扫描上限 64 MB
帧缓存	片外 SDRAM 双缓冲，BUF0 / BUF1 各 307200 字
逻辑资源	LUT 6629/19600（33.82%），BRAM 28/64（43.75%）
时序余量	全局 HWNS +0.003 ns
引脚占用	41/188（21.81%）

1.5 主要创新点

1. 双缓冲的提交判据改为分别同步、分别锁存，避免跨域单拍脉冲引发

永久死锁。2. 穿黑转场采用场同步量化与读索引冻结实现，在单读通路条件下做到视觉无撕裂，SDRAM 架构无需改动。3. 叠加层按屏幕空间与图像空间分层，缩放仅作用于图像层，字幕与边框不随之变形。4. 亮度与对比度档位经连续 15 拍稳定后整体锁存，杜绝中间码。5. 多比特跨域索引收窄至 1 bit，将依赖巧合的安全改为依赖设计的安全。

1.6 设计流程

设计流程分五步。第一步冻结指标，明确分辨率、帧率、音频采样率与扩展项范围。第二步编写接口契约，固定端口名称、位宽、时钟域以及每条跨域路径的处理方案，此后全部接口决策以契约为准。第三步按模块并行开发，每人负责一个模块并自带 testbench，激励依据契约用例编写。第四步集成并逐道通过门禁，G0 至 G7 每道均以板上观察到相应现象为通过标准，仿真通过不等同于上板可用。第五步收敛时序，冻结交付版本。

第二部分　系统组成及功能说明

本部分按整体、硬件、软件三个层次说明系统组成。整体层次给出模块划分与数据流向；硬件层次分为核心、存储、视频、音频、人机交互五部分，并标出关键信号线；软件层次按模块说明数据通路、关键信号与跨域处理方式。

2.1 整体介绍

系统由六个模块组成：SD 卡与图像解析、帧缓存、视频通路、音频、人机交互、顶层集成。主链为一条单向数据流：TF 卡经 SPI 读入 BMP，解析出像素后写入 SDRAM 的一块缓冲；视频通路从另一块缓冲读出，按 640×480 时序输出并叠加各层效果，最后经 TMDS 编码送至 HDMI 接口。音频为独立支路，自 ROM 取出正弦采样后直接送至 I2S，与视频通路不共享带宽。

全机共六个时钟域：25 MHz 像素时钟、125 MHz 的 TMDS 串行时钟、100 MHz 的 SD 卡时钟、50 MHz 的人机交互时钟、12.295 MHz 的音频主时钟，以及官方 SDRAM 例程自带的 125 MHz 存储时钟。模块之间仅通过接口契约约定的端口连接，顶层只做互连，不含逻辑。

需说明的是，片外 SDRAM 控制器直接沿用官方例程，本项目未改动其内部逻辑，以保证存储时序的可靠性。

2.2 硬件系统介绍

2.2.1 硬件整体介绍

硬件以一块安路 EG4S20BG256 为核心，外围包括 HDMI 输出接口、TF 卡槽、片外 SDRAM、4 个独立按键、4 位拨码开关、2 位共阴数码管、4 个状态 LED 与 I2S 音频接口。整板由 5 V 供电，FPGA 配置数据在每次上电时重新加载。

选型方面，EG4S20 提供约 19600 个 LUT 与 64 块 9K BRAM，本设计占用 LUT 6629、BRAM 28，仍有余量；片外 SDRAM 容量足以存放两块 640×480 的 24 bit 帧，因而可实现整帧切换。

2.2.2 机械结构说明

本作品为纯电子系统，不含机械传动件、结构件或外壳。整机由播放板与开发板底板组成，演示时平放于台面。全部器件均焊接于板上，无可动部件，故本节不涉及机械设计内容。

2.2.3 电路各模块介绍

电路按功能划分为五部分。核心为安路 EG4S20BG256，256 脚 BGA 封装，全部逻辑在其内部实现。视频输出部分为 4 对 TMDS 差分数据线与 1 对差分时钟线，直接连接至 HDMI 连接器。存储部分包括片外 SDRAM 与 TF 卡槽，SDRAM 工作于 125 MHz，用作双缓冲帧缓存，TF 卡采用 SPI 四线方式。人机交互部分为 4 个独立按键、4 位拨码开关、2 位共阴数码管与 4 个状态 LED。音频部分为 I2S 三线，接板载编解码器。

关键信号线如下。视频侧为 24 位像素数据（R、G、B 各 8 位）、行同步 HS、场同步 VS、数据有效 DE 与像素时钟 PCLK；存储侧为 SPI 的 CS、SCK、MOSI、MISO，以及 SDRAM 的地址、数据与控制总线；音频侧为 BCLK、LRCK 与 SD。本设计共占用 41 个引脚。

2.3 软件系统介绍

2.3.1 软件整体介绍

软件全部运行于 FPGA 内部，不含操作系统，亦不含软核处理器，运行时不需上位机参与。整个设计按六个模块划分：SD 卡与图像解析、帧缓存、视频通路、音频、人机交互、顶层集成。模块之间仅通过接口契约约定的端口连接，顶层只做互连，不含逻辑。

运行时数据流为一条单向链：TF 卡 → BMP 解析 → 异步 FIFO → SDRAM 双缓冲 → 视频通路 → 叠加层 → TMDS 编码 → HDMI 输出。音频为独立支路，自 ROM 读出正弦采样后直接送至 I2S，既不经过视频通路，亦不与帧缓存争用带宽。

PC 端仅有一个离线工具 audio2rom.py，作用是将任意 wav 文件转换为 ROM 播放器的 8 槽音高常数，属开发期工具，不参与系统运行。

2.3.2 软件各模块介绍

SD 卡与图像解析模块 sd_card_bmp.v。上电后先以 200 kHz 低速时钟发送 CMD0、CMD8、CMD55、ACMD41 完成卡初始化，8 秒未成功则重试；初始化完成后切换至 25 MHz 读时钟，自 0 号扇区顺序扫描，逐个比对 BMP 头部的宽度 640、高度 480、位深 24、压缩方式 0 四个字段，命中即记录起始扇区，扫满 4 张或超过 64 MB 上限即停止。读出的像素数据经 32 bit、512 深的异步 FIFO 跨至写侧，关键输出为 24 bit 像素、行场有效标志与帧起始标志。

帧缓存模块 frame_buffer.v。片外 SDRAM 划分两块缓冲，BUF0 起始地址为 0，BUF1 起始地址为 307200 字，各容纳一帧 640×480 像素。写侧决定写入哪一块，整帧写完后翻转 write_finish_toggle；读写两侧分别经两级同步器将该翻转信号同步至本时钟域，再分别锁存为本时钟域的稳定标志，不直接以跨域单拍脉冲作为判据。SDRAM 访问采用四相握手，保证请求与应答成对出现。

视频通路模块 hdmi_video.v。以 25 MHz 像素时钟产生 800×525 的行场时序，其中行消隐为 16+96+48，场消隐为 10+2+33，行场同步均为负极性。像素数据、彩条图案、同步信号与数据有效信号在三条路径上的延迟不同，采用 21 级触发器组成的对齐链统一延迟至同一拍输出，避免颜色错位与串色。四档显示（纯色、彩条、回读、图片）在输出端做像素级多路选择。

扩展功能接于视频通路的输出端，按图像、缩放、波形、字幕、律动边框、OSD 的顺序逐层叠加。缩放模块 video_scaler.v 分三档：2 倍档水平取中心 320 列、每列重复两次，纵向保持 1:1；二分之一档水平每 2 列取 1、纵向每 2 行取 1 并占 2 行。波形模块 audio_scope.v 在 y 400 至 463 范围内以 640 个采样点绘制竖条，基线位于 y=432。字幕模块 text_scroll.v 在 y 28 至 43 常驻一条整宽带，每帧左移 1 像素。律动边框模块 audio_vu.v 占四周各 4 像素。OSD 采用点阵字模在左上角显示两位亮度与两位对比度数值。

音频模块 hdmi_audio.v 与 rom_ip.v。12.295 MHz 主时钟经整数分频产生 BCLK 与 LRCK，采样率 48 kHz。ROM 内存储 48 点单周期正弦表，音高由相位累加器的步进值决定，8 个音对应 8 个步进常数，覆盖 C4 至 C5 自然音阶。每音持续 12000 个采样点即 0.25 秒，8 音一轮共 2 秒循环；换音时相位

清零，自正弦过零点起振，避免切换时产生咔哒声。

人机交互模块 hmi.v 负责 4 个按键与 4 位拨码开关。按键做 20 ms 消抖，KEY3 另行区分短按与长按：按下持续 1 秒判为长按，切换缩放档位，短按仍切换显示档位。拨码开关为 4 位并行信号，经 CDC-15 处理——两级同步器之后要求连续 15 拍稳定方整体锁存，防止中间码被采样。顶层 top_tf_hdmi_audio.v 只做模块互连与 PLL 例化，不含任何逻辑，便于分工与替换。

第三部分　完成情况及性能参数

本部分说明系统的最终实现情况，包括整机形态、工程成果与逐项功能性能指标。文中数据取自综合与布局布线报告、时序分析报告及上板实测记录，未作推算与估算。

3.1 整体介绍

整机由开发板、播放逻辑与显示器三部分构成。播放板以安路 EG4S20BG256 为核心，板上集成 HDMI 输出接口、TF 卡槽、片外 SDRAM、4 个按键与 4 位拨码开关、2 位数码管、4 个状态 LED 以及 I2S 音频接口。上电后无需任何操作，FPGA 自动完成 SD 卡初始化、BMP 扫描与帧缓存装载，5 秒内在显示器上输出画面。演示时开发板平放于台面，HDMI 线连接显示器，TF 卡插于板载卡槽中，四周无遮挡，便于观察数码管与按键状态。




图 1　系统整机实物

3.2 工程成果

工程成果分机械、电路、软件三部分。本作品为纯电子系统，无机械结构件，

故 3.2.1 仅作说明；电路成果与软件成果分别在 3.2.2、3.2.3 中展开。

3.2.1 机械成果

本作品为纯电子系统，不含机械传动件或结构件。整机由一块播放板与开发板底板组成，未设外壳，演示时平放于台面，HDMI 线与电源线自板边引出。全部功能部件均焊接于板上，无可动机构，故不涉及机械装配与运动精度方面的设计。

3.2.2 电路成果

电路成果为一块以安路 EG4S20BG256 为核心的播放系统板。HDMI 输出经 4 对 TMDS 差分数据线与 1 对差分时钟线引出，直接驱动显示器；TF 卡通过 SPI 四线接入，支持拔插后重新初始化；片外 SDRAM 工作于 125 MHz，作为双缓冲帧缓存，两块缓冲各容纳一帧 640×480 像素；人机交互部分为 4 个独立按键、4 位拨码开关、2 位共阴数码管与 4 个状态 LED；音频经 I2S 三线（BCLK、LRCK、SD）送至板载编解码器。本设计共占用 41 个引脚。




图 2　核心板与接口电路

3.2.3 软件成果

软件成果包括三部分。第一为自研 RTL 源码包，含 71 个 Verilog 源文件，覆盖 TF 卡读取与 BMP 解析、SDRAM 双缓冲帧缓存、视频时序与四档显示、I2S 音频、人机交互，以及缩放、波形、字幕、律动边框四项扩展功能。第二为验证环境，含七组 testbench 与一键复跑脚本，依据接口契约的用例驱动，并配置变异测试以检验断言是否确能检出错误，全部 0 失败。第三为上位机工具 audio2rom.py，可将任意 wav 文件转换为 ROM 播放器的 8 槽音高常数并输出分析报告。系统界面由 OSD 与板上数码管构成：OSD 显示亮度与对比度档位，数码管显示当前模式与图像编号。




图 3　RTL 源码与参数化配置界面

3.3 性能参数与实测结果

系统在 EG4S20BG256 上完成全部设计功能，逐项实测结果如下。

视频通路　640×480 分辨率、24 bit RGB、HDMI 1.4b（TMDS）输出；像素时钟 25 MHz，串行时钟 125 MHz（5 倍）；行 800（640+16+96+48）、场 525（480+10+2+33），行场同步均为负极性。实测帧率 59.52 Hz（25 MHz ÷ 420000），标称 60 Hz。冷上电且不按任何按键，5 秒内自动出图。

图像播放　读取 TF 卡根目录下 640×480、24 bit、未压缩 BMP，扫描上限 64 MB，取前 4 张循环；单帧写入完成后方切换缓冲，连续切图十次以上与自动轮播均无撕裂、无上下半帧错位。四档显示（纯色、彩条、回读、图片）切换正常。

转场与实时调节　穿黑转场 8 帧、全程约 133 ms，切换过程隐藏于两帧全黑之间；亮度 0–15 档（默认 8 为恒等，偏置范围 −128 至 +112），对比度 0–15 档（默认 8 为恒等），OSD 在左上角实时显示两位亮度与两位对比度数值。

扩展功能　三档缩放（原生、2 倍、二分之一，长按 KEY3 一秒切换，长按不重复触发）；音频波形带占 y 400–463，随旋律实时起伏；滚动字幕带占 y 28–43 整宽常驻，28 个字符走完历时 7.47 s、停 1 s 后复位，周期 8.47 s；四周 4 px 律动边框随音量由青转黄再转红。

音频通路　标准 I2S 接口，采样率 48 kHz，主时钟 12.295 MHz（相对标称 12.288 MHz 偏差 +0.058%，为 PLL 整数分频最优解）；片内 ROM 存储 8 音旋律，每音 0.25 s，8 音一轮共 2 s，上电自动循环，无破音。

资源与验证　LUT 6629/19600（33.82%）、REG 4664、BRAM 28/64（43.75%）、DSP 2/29（6.90%）、PAD 41/188（21.81%）；七组 testbench 全部 0 失败，累计断言与像素比对超过一千万次；上板门禁 G0–G7 全部通过。



图 4　系统输出画面与 OSD 参数显示

第四部分　总结

4.1 可扩展之处

第一，图像源。BMP 解析固定为 640×480，因帧缓存写地址步长落在 SDRAM 拷贝区，改动步长等于重做已验证的时序；将解析参数化并补齐行尾对齐即可读取任意分辨率。第二，纵向缩放。2 倍档仅放大水平方向，纵向放大需预存 120 行、约 1.84 Mbit，单行缓存容量不足，需更大 BRAM 或外挂 DDR。第三，图层能力。四层叠加均为不透明覆盖，缺少第二读通路则无法取得第二层像素，增加一路 SDRAM 读口即可实现 Alpha 混合。第四，音频。ROM 仅存 8 个音高，限定于 C4 至 C5 自然音阶，上位机工具可将 wav 转换为 8 槽常数，扩充 ROM 即可播放完整旋律。第五，交互，可增加红外遥控或串口在线换图。

4.2 心得体会

项目初期对难度的估计存在偏差。原以为工作量集中于 RTL 编写，即读出存储介质中的数据并按 HDMI 时序送出；实际耗时最多的是跨时钟域处理与时序约束这两项不直接可见的工作。整机六个时钟域，范围自 12.295 MHz 的音频主钟至 125 MHz 的 TMDS 与存储域，跨域路径十六条。初期为求简便，两比特的缓冲索引直接经两级同步器后即投入使用，功能测试全部通过。事后表明，此非实现正确，而是缺陷尚未暴露：索引仅取 0 与 1，最高位永不翻转，等效为单比特信号。一旦启用第三、四块缓冲，该问题即成为实际缺陷。此后将全部跨域信号编号登记，十六条路径逐条写明采用异步 FIFO、格雷码、整体锁存或翻转信号处理。

实施中三项问题印象最深。其一为数码管位选极性接反，上板后四位全灭，经两日排查确认为共阴、共阳判断错误。其二为 SPI 读令牌缺少超时机制，TF 卡拔出后状态机长期停留于该握手点，轮播停滞，后续增加 8 秒重试与三级看门狗予以控制。其三最为隐蔽：修改模块层次之后，时序约束中的时钟按实例名匹配，名称不一致时工具仅报 critical warning 而不报错，编译仍可通过，约束整

组失效。其表现为连续按动十余次切图后按键全部失效——跨域应答信号被直接采样，亚稳态叠加时序未约束，实验室复现率仅百分之几。此类问题仿真无法检出，只能依靠上板长时间运行。

方法上最主要的变化，是将“认为已写完”与“确认可用”加以区分。阶段目标不设“完成某模块”，而设为“在指定开发板上观察到指定现象”——冷上电五秒内出图、连续切换十次不撕裂、拨码后左上角数字随之变化。八道门禁全部通过，一个阶段方视为结束。测试亦遵循同一原则：初期 testbench 依据实现逆向编写激励，结果全部通过，但将代码改错后仍为通过；后改为依据接口契约的用例驱动，并配置变异测试——人为向 RTL 注入错误，检验断言能否检出。无法检出者，说明相应断言无效。

亦有未能实现的部分。转场原计划采用交叉淡化，但 SDRAM 仅有单条读通路，增设第二条需改动官方核，风险大于收益，最终改为穿黑方式：逐级压暗至全黑，于全黑两帧之间换图，再逐级恢复亮度，共八帧约一百三十三毫秒。缩放仅实现水平方向，纵向放大需预存一百二十行、约一点八兆比特，单行缓存容量不足，此为实现条件限制，并非未予设计。此外，视频域的保持余量仅余三皮秒，功能已通过验证，但距量产要求仍有差距。上述问题报告中均已说明原因，未予回避。

第五部分　参考文献

[1] HDMI Licensing, LLC. HDMI Specification Version 1.4b[S]. 2011.

[2] 安路科技. EG4S20 系列 FPGA 器件数据手册[Z]. 上海安路信息科技股份有限公司.

[3] 安路科技. Tang Dynasty 软件用户指南[Z]. 上海安路信息科技股份有限公司.

[4] Cummings C E. Simulation and Synthesis Techniques for Asynchronous FIFO Design[C]. SNUG San Jose, 2002.

[5] Cummings C E. Clock Domain Crossing (CDC) Design & Verification Techniques Using SystemVerilog[C]. SNUG Boston, 2006.

[6] 夏宇闻. Verilog 数字系统设计教程[M]. 北京：北京航空航天大学出版社.