FPGA跨协议时序诊断平台

摘要

嵌入式接口联调不仅要看见波形，还要判断“收到命令后，另一个接口是否按时响应”。本作品基于AMD Artix-7 FPGA，把UART指定字节与GPIO边沿、SPI匹配字节关联为可配置时间约束，由四条并行硬件规则完成正常、提前和超时判定，并保存对应原始波形、事件和配置，供上位机回放复核。

平台由FPGA诊断板、STM32任务板与Windows上位机组成。STM32执行固定输入的真实FIR计算，通过三档定时器中断负载形成受控竞争；FPGA使用50 MHz标称时基和65,536点×8 bit缓存，实验波形采样率为5 MS/s。**核心结果：同一任务的GPIO响应为4.267920 ms，SPI响应为4.309300 ms；四规则同时给出3.5 ms期限超时、8 ms期限通过的结果，且原始样点重判一致。**

另完成另一台电脑上的双期限12任务实验、同一正式FPGA镜像的600个受控任务验证，以及临时ILA调试镜像的12任务内部事件对照。作品的工程价值在于将“跨协议约束配置、硬件判定、异常现场留存、回放解释”组织成完整工具流程，用于接口联调和实时响应教学。

第一部分 作品概述

功能与特性

对3.3 V数字信号被动监听，以指定UART字节为A事件，以GPIO边沿或SPI字节为B事件，判断A至B是否落在设定时间窗。四条规则可同时观察同一事务、采用不同期限；超期后仍保留实际响应时间。上位机提供配置回读、任务识别、波形定位、记录保存回放和统计导出。板端提供Flash启动、按键和原预设声光提示；同事务四规则预设仅展示波形。

应用领域

面向嵌入式接口联调和教学：检查UART命令至GPIO完成信号的期限；检查命令至SPI结果字节的到达时间；比较固件在不同中断负载下的响应。开发者既能得到判定，也能打开对应波形解释原因。当前以固定合成输入的STM32任务作为验证夹具，应用目标是桌面数字时序诊断。

主要技术特点

FPGA负责判定，上位机负责解释。 输入同步、协议译码、统一计时和四规则状态机在硬件内并行运行，不以Windows收包时刻代替事件时刻。逻辑计数与波形采样分离：前者为20 ns/tick，实验后者为200 ns/点。记录绑定会话及配置身份，读取检查长度、CRC和偏移，保存后可从原始电平重新解码核对。

主要性能指标

指标	实现或实测条件
FPGA器件	XC7A35T-2FGG484
逻辑时基	50 MHz标称，20 ns/tick
波形缓存	65,536点×8 bit
时间规则	4条独立状态，可并行判定
实物采样	5 MS/s，200 ns/点
实验接口	UART 115200 bit/s；SPI mode0 / 250 kHz

主要创新点

1. **约束化诊断：** 把UART至GPIO/SPI的时间关系配置为四条并行硬件规则，直接给出期限判定。

2. **判定与证据绑定：** 联合保存配置、事件和原始波形，区分“迟到响应”与“没有响应”，支持离线重判。

3. **同事务双期限对照：** 对同一个起点和实际响应同时执行严格、宽松期限，直接展示期限变化与负载变化的区别。

设计流程

定义事件口径与边界条件，完成协议监测和四规则并行逻辑；建立波形、事件及配置的统一记录，再以仿真和原始样点重判核对。随后接入真实计算及中断负载，优化选择器与BRAM通信FIFO，完成受控重复任务、ILA对照、Flash启动及跨电脑功能验证。

第二部分 系统组成及功能说明

整体介绍

系统包括被测任务、硬件诊断和PC交互三部分。STM32产生任务标记和响应；FPGA提取事件、执行规则并冻结关联波形；PC提交配置、读取结果并提供报告。测量输入只监听数字总线。独立的READY线用于实验夹具受控启动，不驱动被测UART或SPI信号。




图1 系统结构与数据流

与通用波形工具的关系。 ILA等工具适合观察片内信号及配置调试触发。本作品侧重面向外部接口的成套工作流：用户配置A、B和期限，硬件产生判定，再直接定位保存的波形。其差异不是“能够画波形”，而是把跨接口约束与证据管理作为使用入口；不以此宣称通用仪器没有类似触发或分析能力。

硬件系统介绍

硬件整体介绍

诊断板使用ATK-DF7A35 V2.1，核心为Artix-7 XC7A35T[2]。Verilog逻辑包括输入同步、UART/SPI监测、四规则、波形与事件缓存、串口控制和板端交互，波形及通信缓冲使用片内BRAM[3]。STM32F103C8T6运行独立任务固件。正式FPGA镜像为USR43，不包含临时ILA观察逻辑。

两板使用六根信号线和一根共地线，各自供电。接线以板上丝印为主，不以导线颜色作定义。

STM32引脚	FPGA丝印	排针编号	功能及方向
A9 / PA9	R17	J2-3	STM32至FPGA：CH0 UART TX
B0 / PB0	N15	J2-5	STM32至FPGA：CH1 GPIO响应
A8 / PA8	P20	J2-8	FPGA至STM32：READY
A5 / PA5	R16	J3-35	STM32至FPGA：CH2 SPI SCK
A7 / PA7	P15	J3-36	STM32至FPGA：CH3 SPI MOSI
A4 / PA4	R14	J3-37	STM32至FPGA：CH4低有效CS
G / GND	GND	J2-53或J2-55	两板共地

只接3.3 V数字信号，不并联两板电源，不接5 V或RS-232电平。本实验无MISO，J3对应信号与LCD复用，当前配置不同时插入LCD。

机械设计介绍

采用开发板支撑和面包板完成桌面装配，留出按键、USB及供电接口。机械设计以固定板卡、减少插接松动和便于重复接线为目标，不涉及运动机构。实物装配见第三部分。

电路各模块介绍

输入与事件识别。 外部输入先同步，再提取边沿或译码字节。A定义为UART停止位中心校验通过的字节有效事件；SPI B定义为低有效CS内第8个采样沿完成的匹配字节。本实验为SPI mode0、MSB优先。统一口径避免将UART起始位、SPI片选结束误当计时端点。

四规则并行状态机。 每条规则独立配置UART匹配值/掩码、B事件、最小与最大间隔及动作。一个A可同时启动四条规则。令n为B与A的逻辑tick差，允许区间为[n_min, n_max]，时间换算为 $\Delta t = n \times 20$ ns。

条件	硬件结果	处理含义
首个匹配B满足n < n_min	EARLY	响应提前，不被随后另一B改写
首个匹配B位于闭区间	PASS	响应在允许期限内
等待至n_max + 1仍无匹配	TIMEOUT	已超期，后续实际响应仍可作为证据记录

规则等待期间的新A计入overlap，不覆盖已有事务。同事务预设让R0/R1观察同一GPIO边沿、R2/R3观察同一SPI C3字节，分别使用3.5/8 ms期限。

波形与事件缓存。 环形BRAM缓存保留触发前后共65,536点波形，另存译码、边沿与规则事件。逻辑判定时间、采样锚点及首样点时间分别保存。实验采用5 MS/s；同事务预设前23,000点、后42,535点，另含触发点，覆盖身份标记和8 ms期限。手停、截断与事件覆盖有独立状态，不合并为正常通过。




图2 配置、捕获、保存与释放流程

通信、声光与按键。 USB_UART承担配置、状态和分块读取；2048字节接收FIFO使用BRAM。原单期限预设通过时一声、异常时三声，KEY3消音；同事务四规则预设为“仅波形”，不启用判定声光。KEY0可脱机启动，KEY1受保护释放，不能用普通按键覆盖电脑发起的冻结记录。按键默认2 ms，与GUI的3.5/8 ms预设分别使用。

FPGA配置镜像和STM32固件已写入各自Flash，正常上电无需重新下载；波形BRAM是易失存储，记录须在断电前上传保存。

软件系统介绍

软件整体介绍

Windows上位机采用Python、PySide6、pyqtgraph及pyserial，发布为免安装程序。默认界面突出判定、GPIO/SPI响应时间、常驻设备诊断、波形和关键事件；高级入口保留完整规则、原始元数据与通信日志。连接、板端冻结、本地保存三种状态分开显示，当前记录与下一次实验设置也分开管理。

软件各模块介绍

设备与任务调度。 串口操作采用单任务互斥，配置提交后必须回读一致。实验模块先保存已有冻结记录，再提交预设、ARM、等候冻结、读取和保存；前五轮成功保存后释放，末轮保留。六轮覆盖三档负载各两次。同事务报告只有在四规则实际A相同、每对实际B相同时才进行配对比较。



图3 六任务实验及证据文件生成

记录、重判与统计。 tscap联合封装配置、样点和事件，以成员长度、SHA256及会话身份检查完整性，临时文件核验后原子保存。分析模块从原始电平重新解码A、GPIO及SPI，与硬件结果核对；负载身份来自E2任务标记并与样点匹配，不由PASS/TIMEOUT猜测。HTML统计保留原始文件关联，按配置分组、去重；迟到响应显示实际时间，没有响应显示缺失，不填为0。

STM32真实任务。 固定64点输入执行8抽头定点FIR三遍并核对累计结果，计算和检查通过后才输出GPIO与SPI C3。三档保持输入和算法相同，仅改变定时器中断负载：关闭、标称1000 μs周期、标称125 μs周期。任务由计算完成驱动，不是预设固定延时后翻转GPIO。测得A至GPIO间隔包含任务入口、计算、校验及中断处理等开销，不能直接称为纯FIR执行时间。

FPGA、MCU及上位机分别提供源码和重建脚本，记录和构建通过文件哈希关联。当前公开上位机为0.4.9、正式FPGA为USR43；临时ILA镜像与正式镜像分别归档。

第三部分 完成情况及性能参数

整体介绍

已形成“真实任务产生响应、FPGA按期限判断、上位机展示与保存”的桌面样机。下列照片展示两板装配及已保存任务3的屏幕回放；回放用于展示，不计作新增采集。



图4 系统正面全貌



图5 系统斜视全貌

工程成果

机械成果

完成桌面固定、接线和外接接口整理。作品不另设运动机构。

电路成果

完成板级引脚约束、协议监听、四规则和缓存逻辑，以及声光、按键和Flash启动。硬件依托现成开发板，自研内容集中于诊断逻辑和任务固件。




图6 FPGA诊断板




图7 STM32任务板及接线

软件成果

已提供免安装程序、记录回放、报告和CSV/VCD导出。图8为已发布EXE打开任务3的历史记录，硬件判定、实际响应和配置在同一界面关联；精确数值见下表。相同数据可在无板条件下再次打开。




图8 免安装上位机的同事务四规则历史回放

特性成果

核心实验：同一响应在两个期限下如何判定

在两板固件不变的条件下采集六个任务，三档负载各两次，每次启用四规则，共393,216样点及24条规则结果。所有规则共享同一UART A5，R0/R1对应同一GPIO上升沿，R2/R3对应同一SPI C3字节。原始样点重判、同A与配对同B核验一致。

任务3的GPIO在4.267920 ms到达，已经超过3.5 ms，但早于8 ms。SPI在4.309300 ms完成，同样满足这一关系。 四规则输出如下：

规则	响应事件	期限 ms	实际响应 ms	判定
R0	GPIO上升沿	3.5	4.267920	TIMEOUT
R1	同一GPIO上升沿	8	4.267920	PASS
R2	SPI C3字节	3.5	4.309300	TIMEOUT
R3	同一SPI C3字节	8	4.309300	PASS




图9 任务3的同一响应与3.5/8 ms期限关系，按记录时间戳重建

结论：期限改变只改变判定，不改变这次响应。 两次重载均得到TIMEOUT/PASS/TIMEOUT/PASS，其余四次全部通过；新增通信CRC错误和重试为零。该实验直接验证四规则同时工作，不需把两次不同任务当作同一次响应比较。任务3对应随源码提供的同事务样例round_03_s3.tscap，可重新解码复核[6]。

SPI比GPIO晚41.380 μs。任务代码在GPIO置位后执行片选建立和SPI发送，8位、250 kHz的移位时间为32 μs，加上建立及软件开销，可解释两个响应端点的差别；它们不是两次FIR计算。该分析按程序顺序解释观测结果，不将两种事件端点强行对齐。

负载实验：同一计算任务为何出现超期

在另一台Windows电脑开展两组单期限实验。每组无中断、轻度及重度竞争各两次，12份记录共786,432样点、24条启用规则。两组是不同次任务，分别统计；下表均值每格n = 2，单位ms，单元内按GPIO / SPI排列。

中断负载	3.5 ms组均值	8 ms组均值	两组判定
无中断	2.85445 / 2.89521	2.85462 / 2.89599	通过 / 通过
轻度竞争	2.96024 / 3.00100	2.96076 / 3.00152	通过 / 通过
重度竞争	4.24703 / 4.28841	4.26759 / 4.30898	超时 / 通过




图10 三档负载的GPIO响应均值，每组每档两次独立任务

固定输入和算法下，观测GPIO响应由约2.85 ms增至重载约4.25 ms。3.5 ms期限揭示重载超期，8 ms期限给出宽窗对照；宽窗通过不等于任务变快。每档两次用于展示受控现象，不用于推断尾延迟或故障率。另机已完成保存、断开重连读取同一记录及关闭重开回放，样点重判与报告统计一致，新增CRC错误及重试为零。

FPGA实现、资源优化与验证

正式USR43的实现结果如下，资源和时序不混用临时ILA镜像。

项目	正式实现结果
LUT	7609 / 20800，36.58%
FF	7833 / 41600，18.83%
BRAM 36 Kb等效块	22 / 50，44.00%
DSP	0
50 MHz约束下时序	WNS 3.346 ns；WHS 0.055 ns
默认DRC检查	0项违规

2048字节接收FIFO由逻辑存储迁移至BRAM，较上一候选净减少449个LUT，代价为增加45个FF和0.5块BRAM等效资源，接口及容量保持不变。优化重点是空满边界、读写时序和背压仍正确，不单纯追求资源表变小。上述正时序裕量针对已约束路径。

验证层次	范围	已取得结果
正式FPGA重复任务	600个READY受控任务，六种组合各100次	39,321,600样点、1200条规则重判；约89.99分钟，新增CRC/重试为零
ILA内部对照	临时调试镜像，三档负载×两期限共12任务	12,288行tick限定数据、256条A后事件与外部采样记录对应
软件交付	当前源码435项测试，新EXE离线自测及新路径解压运行	保存、回放、导出与报告检查通过；新发布包另机复验单独安排
上电和操作	正式镜像Flash读回、真正断电后按键及记录核验	固件上电启动，原单期限预设声光正常；KEY3消音通过

600任务属于正式镜像的直接协议测试流程，ILA数据属于临时调试镜像，两者按各自版本留证，不作为新上位机再次完成的实物测试。ILA[4]使用5个物理探针、1024深度，以记录的48位tick解释事件间隔；事件限定的相邻行不代表相邻时钟拍。正式Flash保持不含ILA的USR43。

适用条件

本报告实物条件为3.3 V、CH0至CH4接入、5 MS/s、UART监听115200 bit/s及SPI mode0 / 250 kHz。时间按50 MHz标称时基换算；20 ns/tick是逻辑计数间隔，200 ns/点是本次波形采样间隔。3.5/8 ms为演示期限，不代表某类设备的通用合格标准。

实验通过READY控制任务，上传和重新准备期间存在采集空档；未将其表述为自由运行无盲区记录。原单期限预设有声光，同事务四规则预设仅波形。冻结记录需断电前保存；CH5至CH7及其他速率扩展须分别验证。

第四部分 总结

可扩展之处

优先完善输入保护、接口防误插和新发布软件的跨电脑复验。扩展通道、采样率或高速传输时，继续保持事件口径、配置身份及完整性检查，再分别补充实物覆盖。更大缓存、压缩和新协议作为后续方向，当前功能不依赖这些扩展。

心得体会

本项目的关键设计取舍是“先定义诊断问题，再组织波形”。UART合法字节与SPI字节完成各有明确时间端点；把它们写成可配置约束，才能回答响应是否按时到达，而不只展示多条曲线。20 ns逻辑计数与200 ns波形采样分别承担判定、取证职责，也使显示刻度与规则边界能够一致解释。

第二个取舍是保留失败现场。超时后实际响应仍有诊断价值；配置身份、原始样点和事件共同保存，才可区分迟到、无响应、通信不完整和历史回放。先保存再释放、记录与下一次设置分开显示，既减少误操作，也让使用者更容易理解结果。

工程验证则需要分层：仿真检查边界，ILA观察内部事件，受控任务检查板级行为，回放和解压测试检查软件交付。将FIFO映射到BRAM虽减少了LUT，仍必须检查读写和握手行为。版本、条件和原始记录关联，使每项结论都有具体依据。

作品已经实现从真实任务、跨协议硬件判定到波形解释与回放报告的完整链路。最直接的实验结论是：同一响应可以对严格期限超时、对宽松期限通过；诊断工具应同时保留“判定结果”和“响应实际发生了什么”。

第五部分 参考文献

[1] AMD. 全国大学生嵌入式芯片与系统设计竞赛2026 FPGA赛道选题指南 AMD[Z]. 2026.

[2] 正点原子. 达芬奇FPGA开发板ATK-DF7A35 V2.1原理图与布局图[Z].

[3] AMD. 7 Series FPGAs Memory Resources User Guide: UG473[EB/OL]. https://docs.amd.com/v/u/en-US/ug473_7Series_Memory_Resources.

[4] AMD. Vivado Design Suite User Guide: Programming and Debugging, UG908[EB/OL]. https://docs.amd.com/r/en-US/ug908-vivado-programming-debugging/ILA.

[5] STM32F103C8T6开发板原理图[Z].

[6] 项目实验归档. 同事务四规则、双期限中断负载、USR43重复任务及ILA配对记录[DS]. 2026.