河南大学计算机与信息工程学院 2016~2017 学年第 2 学期期末考试 《计算机组成原理》试卷A卷

考试方式:闭卷 120 分钟 卷面总分;100分

总成绩 合分人 H

- 一、单项选择题(本题共20小题,每小题2分,共40分)
- 1. 系统总线中地址线的功能是(1)
- A. 选择主存单元地址
- B. 选择进行信息传输的设备
- C. 选择外存地址
- D、指定主存和 1/0 设备接口电路的地址 本题考察的是第六章的内容,见P188
- 2. 已知 x=-10. 采用 32 位 IEEE754 标准表示 x 的机器码是(



- A, C150 0000H
- B, C120 0000H
- C, C1AO 0000H
- D, 4266 COOOH

本题考查的是第2章的内容,见P18

-10=-1010 (二进制) =-1.010 乘以 2 的 3 次方, e=3。

于是 S=1, E=3+127=130, M=010

最后得到结果

- 1 10000010 0100000000000000000000000=C120 0000H
- 3. 已知大写英文字母 A 的 AsCII 码值为 41H, 现字母 F 存放在某个存 储单元中, 若采用偶校验(假设最高位作为检验位), 则该存储单元 中存放的十六进制数据是(
- A, 46H
- В、С6Н
- C, 47H
- D, C7H

正确答案: B

英文字母在 ASCII 编码表中按顺序排列, 因为"A"的 ASCII 码值为 41H, 而 "F" 是第 6 号字母,故 "F"的 ASCI1 码值应为 46H=1000110B。标准的 ASCII 码为 7 位, 在 7 位数前面增加 1 位校验位。现 "F"的 ASCII 码中 1 的个数有 3 个, 按照偶 校验规则,存储单元中存放的是整个校验码(包括校验位和信息位),为 11000110B=C6H。



- 4. 下列表述中的浮点数, 数值最小的是(A)
- A、尾数取最大正值, 阶码取最大正值
- B、尾数取最小负值, 阶码取最大正值

- C、尾数取最大负值,阶码取最小负值
- D、尾数取最小正值, 阶码取最小负值

第2章内容,见P23.记好公式。



5. 内存按字节编址, 地址从 90000H 到 CEFFFH. 用存储容量为 16K 乘以 8位存储器芯片构成该内存,至少需要

A, 2

В, 8

C, 16

D, 32

答案解析

本题考查计算机中的存储部件组成。内存按字节编址,地址从90000H到CFFFFH时,存 储单元数为 CFFFFH-90000H=3FFFFH,即 218B。若存储芯片的容量为 16K×8bR,则需 218/16K=24个芯片组成该内存。

6. 存储系统三级层次结构中, 主存-Cache 层次满足存储系统的



- A、大容量要求
- B、高速度要求
 - C、低价位要求
 - D、低能耗要求

考察第3章第六节,见P90页。由第一句话可知答案。

7、某计算机主存容量为 64KB, 其中 ROM 区为 4KB, 其余为 RAM 区, 按字节编址。现要用 2K×8 位的 ROM 芯片和 4K×4 位 RAM 工怔来设计该 存储器,则需要上述规格的 ROM 芯片数和 RAM 芯片数分别是 ())

A, 1, 15

B, 2, 15

C, 1, 30

D, 2, 30

答案解析

本题主要考查主存储器的组成。题中已知计算机的主存容量为 64KB, 其中 ROM 为 4KB, 其余为 RAM, 可知 RAM 大小为 60KB。所以, 用 2K×8 位的 ROM 芯片构成 4KB, 需要 4KB/2KB=2 片, 而用 4K×4 位的 RAM 芯片构成 60KB 的 RAM 区,需要60K×8位/4K×4位=30片。





- A、Cache 块的大小
- B、Cache 块的容量
- (C、主存的存取时间)
- D、都无关

答案解析 见第三章, P91 页

Cache 的命中率与块的大小有关,块越大,理论上命中率越高,但块大到一定程度时,命中率增加不大。Cache 的组织方式越合理.命中率就越高。Cache 的容量越大,命中率越高。主存的存取时间不影响 Cache 的命中率。

9、某计算机系统指令字长 16 位, 若程序顺序寻址时, 程序计数器 PC=(PC)+2, 则该系统存储器的存储字长是(C)

- A、1个字节
- B、2个字节
- C、4个字节
- D、6 个字节

孔径, 4个多节

考察位、字长、字节的关系。对于计算机而言,8个位就是一个字节 (Byte, 简称 B。位和字节都是数据单位)。字长就是字的长度,不过不是用字来表示,而是用位来表示。例如一台8位机,它的1个字就等于1个字节,字长为8位。如果是一台16位机,它的1个字就由2个字节构成,字长为16位。

2

10、设相对寻址的转移指令占两个字节,第一个字是操作列,第二个 节点是相对位移量(补码表示)。每当 CPU 从存储器取出第一个字时,即 自动完成(PC)+1→PC, 若当前 PC 的内容为 2008H, 要求转移到 2000H,则该转移指 令第二个字节的内容应该是(人

A, 08H B, 09H C, F6H D, F7H

11、兼容性微命令指几个微命令是(

A、可以相继出现

B、可以同时出现

C. 可以相互替代

D、可以相互容错

12、在微程序控制器中, 执行指令微程序的首条微指令地址是通过 得到的。



- A、程序计数器(PC)
- B、前条微指
- C μ PC+1
- D、指令操作码映射

答案解析

在微程序控制器中,执行指令微程序的首条微指令地址由指令操作码译码的结果,通过专门的硬件提供。



13. 某工作站采用的时钟频率 f 为 15MHz, 处理速率为 10MIPS 的处理机来执行一个已知混合程序。假定每次存储器存储为 1 个周期延迟,试问此计算机的有效 CPI 是多少?(B)

- A, 1
- B, 1.5
- C, 2
- D, 2.5

正确答案 B

答案解析

指令的平均时钟周期数 CPI(Cycles Per Instruction)=时钟周期数/程序执行的指令数。已知

处理机的时钟频率 f 为 15MHz, 即每秒有 15M 个时钟周期。处理速率为 10MIPS, 即每秒

处理 10M 条指令。所以,此计算机的有效 CPI=15M/10M=1.5。

14. 某 CPU 主频为 1GHz, 采用 5 级指令流水线, 每个流水段的执行需要 1个时钟周期。CPU 执行 96 条指令, 若不考虑流水线阻塞, 则此时流水线的吞吐率

- A、1.05×10°条指令/秒(°是9,下同)
- B、0.96×10°条指令/秒
- C、1.0×10°条指令/秒
- D、1.03×10°条指令/秒

力打了好多到到

采用 5 级流水执行 96 条指令,在执行过程中共用 5+(96-1)=100 个时钟周期。

CPU 的主频是 1GHz, 也就是说每秒钟有 1G 个时钟周期。流水线的吞吐率为

1G×96/100=0.96×10°条指令/秒。

- 15. 假设某系统总线时钟频率为 10MHz, 一个总线周期可并行传输 4 字节信息, 占用 2 个总线时钟周期, 则该总线带宽是 (B)
 - $A \cdot 10MB/s$
 - B, 20MB/S
 - C, 40MB/S
 - D, 80MB/S
 - 16、在集中式总线控制中,响应时间最快的是(A)
 - A、链式查询
 - B、计数器查询
 - C、独立请求
 - D、分组链式查询
 - 17. 磁盘的盘面上有很多半径不同的同心圆,这些同心圆称为(B) A、扇区

- B、磁道
- C、柱面
- D、磁表面
- 18. CPU 响应中断的时间是(C)
- A、外设提出中断
- B、任 机器周期结束
- C、一条指令结束
- D、取指周期结束
- 19. 某计算机有 4 级中断, 优先级从高到低为 $1\rightarrow 2\rightarrow 3\rightarrow 4$. 若将优先级顺序修改, 改后 1 级中断的屏蔽字为 1011, 2 级中断的屏蔽字为 1111, 3 级中断的屏蔽字为 0011, 4 级中断的屏蔽字为 0001, 则修改后的优先次序是(C)
 - A, $3 \rightarrow 2 \rightarrow 1 \rightarrow 4$
 - B, $1 \rightarrow 3 \rightarrow 4 \rightarrow 2$
 - $C, 2 \to 1 \to 3-4$
 - D, $2 \rightarrow 3 1 \rightarrow 4$

正确答案: C

由 2 级中断的屏蔽字可知,它屏蔽所有中断,故优先级最高; 1 级中断屏蔽除 2

之外的所有中断,优先级次之,依此类推,故选 B。

20、DMA 方式在(A)之间建立一条直接数据通路

A、I/0 设备和主存

B. 两个 I/0 设备

C、I/O 设备和 CPU

D、CPU 和主存

正确答案: A

DMA 是一种不经过 CPU 而直接从主存存取数据的数据交换模式,它在 I / O 设备和主存之间建立了一条直接数据通路。

- 二, 计算题(本题共 5 小题, 每小题 6 分, 共 30 分)
- 1. 已知 X=0. 11011 和 Y=-0. 100H, 用变形补码计算 X+Y 和 X-Y

见 P29 页变形补码

Y=-0.00010 X \$\delta \=00.11011 Y \delta \=11.11110

(-Y) $\hat{a} = 00.00010$

 $(X+Y) \stackrel{?}{\Rightarrow} = X \stackrel{?}{\Rightarrow} + Y \stackrel{?}{\Rightarrow} = 00.11001$

 $X+Y=((X+Y) \hat{x}) \hat{x}=0.11001$

 $(X-Y) \stackrel{?}{=} X \stackrel{?}{=} (-Y) \stackrel{?}{=} (0.11101)$

2. 设 CPU 有 16 根地址线, 8 根数据线, 用/MREQ 作访存控制, 现有下列芯片: 1K×4RAM; 4K×8RAM; 8K×8RAM; 2K×8ROM; 4K×8ROM; 8K×8ROM 及74LS138 等电路, 要求主存地址空间满足: 最小 8K 为系统程序区, 与其相邻的 16K地址为用户程序区, 指出芯片种类及片数, 并写出每个芯片的地址范围。(注意, 请写十六讲制数据)

3、某机主存容量为 4M×16 位,且存储字长等于指令字长,若该机指令系统可完成 30 种操作,操作码位数固定,且具有直接、间接、变址相对和立即 6种寻址方式,试回答:

- (1) 画出一地址指令指令格式, 并指出各字段的作用
- (2) 若寻址方式为立即数寻址,请写出立即数的范围。(十进制表示,并写出推导过程)

4. 某总线在一个总线周期中并行传送 4 个字节的数据,假设一个总线周期等于一个时钟周期,总线时钟频率为 33MHz,总线带宽是多少?如果总线周期中并行传送 64 位数据,总线时钟频率升为 66MHz,问总线带宽是多少?第 5 页(共 10 页)

5、已知某磁盘组共有 8 个盘片, 盘片存储区域内径 10cm, 外径 30cm, 道密度为 40 道/cm, 内层位密度 400 位/cm。试计算该磁盘组的总存储容量。请写出具体的计算过程。

三、简答题(本题共1小题,每小题5分,共5分)

高速缓存 Cache 的常用替换策略有最不经常使用(LFU)算法和近期最少使用(LRU)算法。试说明这两种替换策略的替换方式及特点。

第6页(共10页)

四、综合分析题(本题共2小题,共25分)


某系统的存储器为 1MB, 每字块为 32B, 存储字长为 8 位, 若 Cache 为 16KB, 采用字节编址方式。

(1)采用直接映射,主存地址格式是什么?请指出该主存地址每构成部分的位数。(4分)

(2) 采用 16 路组相联映射, 主存地址格式是什么? Cache 地址格式是什么?请指出地址每一构成部分的位数。(4 分) 第 7 页(共 10 页)

(3) 采用直接映射时, 若地址为 2A3CFH 的主存块要调入 Cache 中在 Cache 中的地址是什么?请写出具体的计算过程。(4分)

2. 设有一运算器通路如图 1 所示, 假设操作数 a 和 b (均为补码)已分别放在通用寄存器 R1 和 R2 中, ALU 有+、-、M (传送)三种操作功能, 其中"-"操作为 A-B。



(1) 指出互斥性微命令和兼容性微命令。(5分)

(2) 画出计算 (a+b) /2→R2 的微程序流程图, 问执行周期需要几条微指令?(3 分) 第 9 页(共 10 页)

13 11	10	8	7	6	5	4	3			0
XXX	X X	X	X	X	X	X	X	X	X	X
001 MDR→	A 001 F	PC-B	01	+	01 F	3	PCin	R	n Ra	n R _{3in}
$010 R_1 \rightarrow A$	010 F	$R_1 \rightarrow B$	10	-	10 L				un21	11 3IN
011 R ₂ →A	011 F	2,→B	11	M	11 V	1				
100 R ₃ →A		R ₃ →B								

图 2 微指令格式