

摩尔定律

时间缩放理论

节点不是唯一战场，时间才是新的尺度。

不再追问晶体管还能缩多小，
而是追问整个系统浪费了多少时间。

$\tau = f(\text{晶体管, 电路, 芯片, 系统})$

器件	电路	芯片	系统
----	----	----	----

LogicFolding · Unified Bus · Hi-ONE · 3D Folding

目录

摘要

引言

- 1. 几何时代的结束
- 2. 时间，而非空间：摩尔时代的真正货币
- 3. LogicFolding：移动 SoC 的验证点
- 4. 从皮秒到微秒：AI 数据中心中的 τ 缩放
- 5. 逻辑与存储：从解耦到再融合
- 6. 开放挑战
- 7. 六年已过，十年在前

作者

致谢

延伸阅读

《多层电子系统的时间缩放理论》完整中文翻译

保存时间：2026-05-25 16:00 CST

原文：A Time Scaling Theory for Multi-Layer Electronic Systems

作者：Tingbo He

单位：Huawei

来源：/Users/sky/Downloads/202605.00224v1.pdf, ChinaXiv:202605.00224v1

本版本发布于 2026-05-25。

摘要

过去六十年，摩尔的几何缩放推动了半导体的发展。如今，这套产业共识已经不再成立：单纯缩小尺寸带来的收益已经趋平，最先进芯片的设计预算超过每颗十亿美元，最先进节点上的单晶体管成本也不再下降。本文提出一种后继缩放原则， τ 缩放，也就是以时间本身，而非晶体管面积，作为进步的主要衡量指标，并把单一特征时间常数 τ 作为统一优化目标，覆盖从开关晶体管到数据中心工作负载的十二个数量级。

文中给出两个量产规模的验证案例。在移动 SoC 上，LogicFolding 是一种把数字、模拟和存储电路划分到垂直堆叠有源层中的方法，它在固定器件节点下带来了 55% 的晶体管密度阶跃式提升，以及 41% 的能效增益。在 AI 系统上，由存储语义 Unified Bus 架构、近封装 Hi-ONE 光 I/O、边缘到表面的 3D Folding 组成的协同设计技术栈，预计到 2035 年可带来超过 100 倍的硬件集成度增长。更深层的主张在方法论层面： τ 缩放是 Dennard 缩放之后，首个在整个计算栈建立共同优化目标的缩放原则。

引言

自 20 世纪 60 年代中期以来，半导体行业一直用纳米衡量进步。每过十八个月，晶体管缩小，频率上升，每个逻辑门的成本下降。摩尔定律既是一条经验观察，也帮助建立了整个计算栈赖以运行的产业共识。如今，这套产业共识已经不再成立。7 nm 之后，几何缩放不再交付历史上的红利。光刻工具正在接近图形化的物理极限，EUV 折旧主导晶圆成本，单晶体管价格曲线已经趋平，在一些情况下甚至反转。对于无法充分获得最先进光刻能力的组织，这个约束来得更早，压力也更重。

因此，行业的核心问题已经改变。问题不再是“晶体管还能缩小多少？”而是“应该缩放什么？按什么目标缩放？”

过去六年，作者所在的华为半导体团队在移动 SoC、AI 加速器、系统互连结构和封装中，用真实硅片研究了这个问题。结论是，答案不在另一个节点，也不在另一种晶体管结构，而在于改变主要优化目标。本文认为，未来十年的电子系统演进应由时间缩放指导，也就是在计算栈的每一层系统性降低单一特征时间常数 τ ，从皮秒级开关晶体管到秒级响应的数据中心工作负载。

下文把 τ 缩放作为科学方法和产业路线图展开，其依据来自 2020 年 5 月至 2026 年 5 月期间 381 款进入量产的芯片所带来的经验。

1. 几何时代的结束

在半导体行业的大部分历史中，它只有一项工作：把晶体管做得更小。Gordon Moore 在 1965 年观察到，晶体管密度约每两年翻倍。十年后，Robert Dennard 的缩放理论补上了另一块拼图：电压和尺寸按比例缩小时，可以维持恒定电场。几何缩放和 Dennard 缩放共同带来了近五十年的每瓦性能和每美元性能的指数级提升。

这套安排分两个阶段瓦解。大约在 2005 年，Dennard 缩放先失效：电压不再随特征尺寸按比例缩小，暗硅时代开始。几何缩放维持得更久，靠 FinFET 和后来的环绕栅 GAA 器件结构延续。可是，7 nm 之后，单纯尺寸缩放的收益已经趋平。原因已经有充分记录：速度饱和使本征延迟对沟道长度的依赖从二次变为一次；局部互连的寄生电阻和电容越来越主导标准单元延迟预算；掩模成本、EUV 折旧和设计规则复杂度，把 2 nm 节点的先进芯片设计预算推高到每颗超过十亿美元。

经济后果同样无法回避。先进节点的单晶体管成本已经趋平，在最前沿节点上甚至开始上升。支撑过去五十年的产业共识，也就是每一代都以更低成本提供更多晶体管，已经不再成立。

对华为半导体来说，这个转折还伴随另一层约束：获得最先进光刻工具的能力受限。假设另一个节点会解决问题已经不可行。六年前，几何路线图进入平台期，迫使团队提出一个更根本的问题。回头看，整个行业最终都会面对这个问题。

2. 时间，而非空间：摩尔时代的真正货币

如果只看对最终用户的影响，摩尔定律从来不只是关于几何尺寸。更小的晶体管提升系统性能，是因为它们开关更快。更密的互连提升性能，是因为信号传播距离更短。更高的集成度提升性能，是因为数据跨越的边界更少。每一代真正交付的是时间的缩短：器件层从皮秒到纳秒，芯片层从纳秒到微秒，系统层从微秒到秒。空间缩放只是压缩时间的工具。

一旦认识到这一点，重构方向就很清楚：应当把时间本身作为主要指标。特征时间常数 τ 可以定义在计算栈的每一层，晶体管、电路、芯片和系统，并把降低 τ 作为统一优化目标。这样，几何缩放就变成降低 τ 的多种技术之一，而非唯一技术。

这个原则称为 τ 缩放。本文提出，它应成为几何摩尔缩放之后指导半导体演进的后继原则。形式上， τ 被视为一个分层构造，可以分解为：

$$\tau = f(\tau_{\text{transistor}}, \tau_{\text{circuit}}, \tau_{\text{chip}}, \tau_{\text{system}})$$

其中， $\tau_{\text{transistor}}$ 、 τ_{circuit} 、 τ_{chip} 和 τ_{system} 分别表示晶体管层、电路层、芯片层和系统层的时间常数。每一层的 τ 由其下方层级的 τ ，加上该层引入的组织开销和通信开销组成。 τ 的工作空间在时间上跨越约十二个数量级，从皮秒到秒；在空间上也有相当范围，从纳米到公里。每一层都有不同机制可以降低 τ ：

- 晶体管：本征开关延迟，可通过迁移率增强、应变工程、高 k /金属栅、GAA 架构来处理；并且越来越需要降低局部互连的寄生 R 和 C ，因为它们现在已经比本征渡越时间大数倍。
- 电路：信号路径上的 RC 传播延迟，可通过更低电阻率导体、低 k 介质来处理，更关键的是通过垂直集成减少线长。
- 芯片：计算和存储访问延迟，可通过架构选择、流水线深度、存储层级和片上互连结构来处理。
- 系统：端到端消息和同步时间，可通过互连拓扑、协议栈和 fabric 设计来处理。

从这种分层表述中，可以得到一条有用的代际规则：

$$\tau_{\{n+1\}} = \tau_n / \alpha$$

其中缩放因子 α 依应用而定，不是一个通用常数。已有量产经验表明，对功耗受限的移动设备， α 约为每年 1.3 倍；对安全关键的自动驾驶系统， α 约为每年 1.5 倍；对 AI 工作负载， α 最高可达每年 10 倍，因为吞吐直接转化为经济价值。

τ 之所以能成为有用的主要指标，而不只是已有指标的改名，是因为它在整个计算栈上是同一个指标。频率、延迟、带宽和吞吐都由各自层级的 τ 支配。工艺技术人员、电路设计者和系统架构师可以用相同单位讨论同一个量。 τ 是实现端到端计算栈协同优化的语言。各层独立优化，然后让时序作为剩余结果出现的时代已经结束。

3. LogicFolding：移动 SoC 的验证点

τ 缩放的第一个量产规模测试在移动端完成。智能手机 SoC 是一个特殊案例：一颗芯片就是整个系统。它没有多插槽并行，不能用上千节点 fabric 掩盖一条慢链路。交付给用户的所有

性能都来自单个裸片，并且必须处在几瓦功耗包络内，受手持形态的热限制约束。

2020 年之后，当获得前沿节点的能力受限，实际问题变成：节点固定时，如何在单个裸片上继续交付代际提升？

答案就是 LogicFolding。

定义：LogicFolding 是一种设计方法，它按照时间缩放原则，把数字、模拟和存储电路划分到垂直堆叠的有源层中，从而联合优化性能、功耗和面积。

数字电路分为组合逻辑，也就是寄存器之间的布尔网络，以及时序逻辑，也就是保存状态的触发器。数字系统的性能上限由相邻触发器阶段之间的关键路径延迟决定，而关键路径延迟又主要由这条路径上的互连 RC 和门级数量支配。传统优化把门放在一个平面上，并通过上方的金属堆栈布线；线越长，寄生 RC 越大，关键路径越慢。

LogicFolding 放弃平面假设。关键路径上的门被分布到两个垂直堆叠的有源层中，未来会扩展到更多层，并通过超细间距混合键合连接。从电路设计者视角看，两层表现为一个连续 fabric，单元跨晶圆边界分布，就像晶圆边界只是额外的一层金属。信号线明显变短，寄生 RC 大幅下降，时钟偏斜收紧，芯片可以在同一器件节点上以更高时钟频率运行。

为了让 LogicFolding 交付这些收益，混合键合间距与顶层金属间距之间的齿轮比最好较低。实践中大约低于 3 更有利，比例越低通常越好。以今天约 720 nm 的顶层金属间距计算，这意味着混合键合间距应低于 2 μm ；理想情况下齿轮比约为 1，此时键合接口处的 bird-cage 布线开销基本消失。要达到这个间距，并同时达到所需套刻精度，小于 0.5 μm ；TSV 缩放，CD 和 KOZ 小于 1.5 μm ，间距小于 6 μm ；以及通过智能冗余达到约 100% 良率，需要供应商和伙伴生态多年工艺开发。

在 Kirin 2026 上测得的结果如下：

- 晶体管密度在单代中从 155 MTr/mm² 阶跃提升到 238 MTr/mm²。晶体管密度按公式 $2 / (\text{CPP} * \text{cell height})$ 计算；Kirin SoC 设计的面积利用率为 68%。这个提升幅度过去通常需要三年几何缩放才能实现。
- SoC 性能核心能效提升 41%，最大时钟频率提升近 13%。
- 横跨上下两层的高速全局片上网络数据路径，把数据路径占地面积减少 55%，同时提升了供电稳定性。
- 硅后时钟偏斜调整方案独立贡献了超过 5% 的 SoC 性能。
- 在 SRAM 上，访问速度、每 bit 能量和面积都强烈依赖 bit-line 与 word-line 长度。LogicFolding 缩短了关键路径，降低了每 bit 能量，并把工作频率提升了超过 40%。
- 在一个代表性处理核心上，双层折叠架构使时钟缓冲器数量减少超过 50%，时钟偏斜减少 25%，线长约减少 30%。

这些收益是在固定器件节点下获得的，不靠新的光刻步骤，而是通过在三维空间中重组逻辑分布获得。

Kirin 2026 中交付的 LogicFolding 实现刻意保守。混合键合间距达到 1.5 μm ；TSV landing 只推进到顶层金属之下一步；折叠只选择性应用在关键路径上，而非整个设计。即便如此，今年 CPU 性能核心频率也回到 3.1 GHz。

未来十年，LogicFolding 有望从局部关键路径折叠发展为完整规模的多层折叠，每个封装中有三层、四层乃至更多有源层。这由更低温的混合键合实现，后者放松跨层热预算；也由 TSV landing 从顶层金属下沉到 M6 实现，后者释放超过 30% 的高层布线资源。2026 年至 2035 年，晶体管密度预计将提高到 400 MTr/ mm^2 及以上。与此同时，LogicFolding 让 Kirin 显著提升 CPU 核心频率，并通向 4 GHz 及以上，如表 1 所示。该路线可行，且在成本上具备经济性。

表 1: Kirin CPU 性能核心工作频率趋势

年份	SoC	架构	频率 (GHz)	状态
2023	Kirin9000s	平面	2.6	量产
2024	Kirin9020	平面	2.65	量产
2025	Kirin9030 pro	平面	2.75	量产
2026	Kirin 2026	LogicFolding	3.1	硅片
2027	Kirin 2027	LogicFolding	3.39	硅片
2028	Kirin 2028	LogicFolding	3.71	预硅
2029	Kirin 2029	LogicFolding	4	预硅

侧栏 A: LogicFolding 速览

- 混合键合间距：小于 2 μm ，Kirin 2026 为 1.5 μm ，目标齿轮比约为 1。
- 套刻精度：小于 0.5 μm 。
- TSV CD/KOZ：小于 1.5 μm ；间距小于 6 μm ；失效率小于 100 ppm；修复率 99.9%。
- 良率：通过智能冗余达到约 100%。
- 晶体管密度：单步从 155 提升到 238 MTr/ mm^2 。
- 能效和频率增益，SoC 性能核心：+41% 和 +13%。
- SRAM 工作频率：+40% 以上。
- 代表性核心上的时钟缓冲器数量、时钟偏斜、线长：-50%、-25%、-30%。

4. 从皮秒到微秒：AI 数据中心中的 τ 缩放

一个自然问题是，在毫瓦级智能手机场景发展出来的原则，能否迁移到千兆瓦级 AI 训练和推理场景。AI 工作负载处在 τ 光谱的另一端：它不是单个芯片，而是数百到数千颗芯片像一台

机器一样工作，过去十年总算力大约提升了六个数量级。

答案是肯定的，前提是把 τ 当作系统级目标，并贯穿整条链路，而非只用于单个加速器内部。

AI 侧的 τ 论证由两个事实塑造。第一，AI 系统持续增长，从一颗芯片，到几十颗、几百颗，并越来越走向数万颗。第二，现代 AI 系统的能量预算和材料预算主要由数据主导，而不是由计算主导。大型 AI 集群超过 80% 的能量消耗在数据移动上，超过 70% 的系统成本分配给数据存储。直接结论是：减少数据在传输中花费的时间，在芯片之间、机架之间和封装内部，至少和减少计算本身花费的时间同样关键。

在 AI 规模上， τ 缩放通过三个协同层实现：系统 fabric，Unified Bus；近封装光引擎，Hi-ONE；以及封装自身的拓扑重组，3D Folding。

4.1 Unified Bus： τ 优先的系统 fabric

传统多节点、多加速器架构会让数据穿过多层堆叠协议：到主机走 PCIe，机箱内走 NVLink 或专有 fabric，机箱之间走以太网或 InfiniBand，上层再叠加软件栈远程内存访问。每一层都意味着一次协议转换、额外串行化、额外 DMA 缓冲和更多握手。每次转换都会增加延迟，降低可靠性，并增加成本。

Unified Bus，简称 UB，用一个在机箱内外都运行的单一协议取代这套堆栈。它是一个完全点对点 fabric，在整个系统中原生暴露存储语义。数据移动被简化为存储语义层上的无转换点对点传输，用硬件管理一致性取代软件栈消息传递。

测得的收益约为两个数量级：端到端远程访问延迟从 TCP/IP 类栈常见的几十微秒，下降到约 100 ns，也就是在主导通信轴上将系统 τ 降低约 500 倍。在机架尺度上，这让系统渐近接近一台 fabric 一致性的机器，内部称为 System-as-One-Chip。

4.2 Hi-ONE：封装处的光 I/O

当通信延迟降低后，下一个瓶颈会转移。提高单机架内芯片密度，会把功率密度和可靠性推过极限，也会把电 SerDes 推过极限。在每颗 AI 芯片 400 Gb/s 时，铜缆仍然成熟可靠。到每颗芯片多 Tb/s 时，铜会变得物理上不可行：SerDes 传输距离收缩，线缆极其庞大，面板安装不可实施，热和供电裕量耗尽。

华为半导体开发的方法是 High-density Optical-interconnect-Node Engine，Hi-ONE，也就是近封装光引擎。它每模块提供 8 Tb/s，单条光链路即可匹配一颗 AI 芯片的 UB 带宽。它把所需 SerDes 传输距离从约 100 cm 降至约 5 cm，消除庞大线缆，并把传输距离从不足 1 米扩展到 100 米，使面向分布式千兆瓦级数据中心的高密度互连在物理上可实现。

Hi-ONE 背后的设计哲学本身就是 τ 缩放论证。它没有为了高信号保真度采用重 DSP，而是采用线性方案，也就是模拟均衡增强驱动器和跨阻放大器，并允许 UB 协议容忍刻意放宽的

误码率。这种协议层和物理层之间的跨层交易，降低了功耗、成本和集成复杂度，也体现了 τ 优先方法所奖励的跨层权衡。

4.3 N^2 与 N 的困境，以及为什么 3D Folding 不可避免

AI 加速器不会停在 2.5D fan-out，最深层原因是几何问题。这个问题需要说清楚，因为它决定 2030 年后的路线图。

在传统 2.5D AI 芯片中，逻辑裸片位于封装中心，HBM 堆栈和 SerDes 沿边缘排列，电压调节器围绕封装。每个存储信号、互连信号和每一安培供电电流，都必须穿过裸片边缘，才能到达内部计算资源。如果裸片边长为 N ，那么：

- 计算能力按 N^2 ，也就是面积，缩放。
- 存储带宽、互连和供电都由 2.5D fan-out 沿边缘承载，只按 N ，也就是周长，缩放。

二次曲线和一次曲线之间不断扩大的差距，构成 fan-out 困境。无论底层逻辑节点多激进，这个困境都会导致 2.5D 缩放停滞。没有任何晶体管级改进能弥合拓扑缺口。

3D Folding 通过把边缘受限资源迁移到表面来解决这个困境。供电通过背面供电和集成电压调节器，高速存储通过与逻辑混合键合，光 I/O 通过近封装 Hi-ONE，都从周边迁移到垂直表面。一旦位于表面，它们就按 N^2 缩放，与计算的二次增长匹配。封装不再是一个被存储和 SerDes 周边带包围的逻辑裸片，而是一个垂直集成栈，其中存储、fabric、电源和逻辑一起缩放。

路线图给出了明确时间线。大约到 2030 年，AI 加速器，也就是 Ascend SuperPoD 线，包括 2025 年 Ascend 910C、2026 年 Ascend 950，以及后续 990，将依赖成熟技术组合：chiplet、2.5D fan-out，以及通过微凸点和标准间距混合键合实现的 3D 堆叠。大约 2030 年，Ascend 990 将把 LogicFolding 引入 AI 加速器类别。从那时起，3D Folding 将成为 2035 年前 α 的主要载体。沿着这条路径，硬件集成度预计到 2035 年提升超过 100 倍， τ 降低分布在计算栈每一层，而非集中在器件层。

侧栏 B：AI 系统规模下的 τ

- UB 远程访问延迟：几十微秒到约 100 ns，约 500 倍 τ 降低。
- HiONE 单模块带宽：8 Tb/s，匹配单芯片 UB 带宽。
- HiONE SerDes 传输距离：约 100 cm 到约 5 cm；面板到面板传输距离：小于 1 m 到 100 m。
- Fan-out 困境：计算 $\propto N^2$ ，周边受限的带宽、I/O、电源 $\propto N$ 。
- 3D Folding：把带宽、光 I/O 和供电从边缘迁移到表面，恢复 N^2 对等。
- 2026 到 2035 年预计硬件集成度增长：超过 100 倍。

5. 逻辑与存储：从解耦到再融合

τ 缩放有一个影响需要单独讨论，因为它同时具有技术和产业后果。

在 8086 时代，行业通过标准化存储总线，有意把处理器和存储器解耦。这种解耦允许两个产业独立缩放：处理器性能沿摩尔曲线快速进步，存储厂商则在旁边发展出庞大的独立市场。

AI 时代正在逆转这种解耦。计算密度持续扩张，把存储带宽、延迟、功耗和封装推向极限。HBM、混合键合和 3D 堆叠 SRAM 都是同一个事实的症状：对现代 AI 工作负载来说，数据移动与计算同样关键，逻辑和存储正在再次被推向紧密物理集成。随着二者融合，供应链中的影响力平衡正在转向存储和封装厂商。

技术方向已经清楚，但经济解决方案尚未确定。AI 硬件时代的长期成功将属于那些能够在技术上融合逻辑与存储，并建立一种经济伙伴关系、让两个产业长期共享融合收益的参与者。这不只是研究问题，也是未来十年行业必须处理的结构性问题。 τ 缩放把每一次分离的跨层成本显性化，因此这个问题无法被推迟。

6. 开放挑战

把 τ 缩放说成一个已经完成的系统会误导读者。仍有几个实质性问题没有解决，本文列出它们既是说明正在进行的工作，也是邀请合作。

工具链和方法学。今天的 EDA 是为面积、时序和功耗三个独立轴优化的时代开发的，系统 τ 只是剩余结果。完整规模的 LogicFolding 要求工具链把多个堆叠裸片视为一个连续设计实体：以单元粒度而非模块粒度划分逻辑；在整个体积中用统一成本函数布局；在跨裸片路径上完成时序收敛，而这些路径中垂直互连寄生、KOZ 排除和晶圆间工艺波动会相互作用，传统按 2D 训练的工具无法充分处理。初步内部工具已经开发出来并产生有用结果，方法细节将在未来数月发布。面向 τ 的工具链，开放、多物理、原生 3D，是未来十年最重要的使能投资。

晶圆间工艺波动。LogicFolding 会键合可能来自不同批次，甚至不同节点的晶圆。晶圆间 V_{th} 、驱动电流和互连 RC 的差异显著大于晶圆内差异，并且对时钟分布和 hold-time 裕量影响最大。智能冗余、自适应补偿和 τ 感知 signoff 流程，是应对这些问题的必要组成。

垂直互连开销。每个混合键合点和每个 TSV 都会引入有限的电阻和电容惩罚，TSV KOZ 也会挤占标准单元。因此，LogicFolding 必须逐层通过一个简单不等式证明其合理性：

```
 $\tau_{Benefit}(\text{effective silicon area} + \text{wire length reduction})$   
 $> \tau_{Penalty}(\text{vertical interconnect RC})$ 
```

对移动关键路径和存储而言，这个阈值已经被跨过。该阈值依工作负载而定，并会随着键合间距缩小而移动。

能量。 τ 是时间定律，不是焦耳定律。一个超级节点如果快 10 倍但功耗也高 10 倍，并不违反缩放原则，却会超出电网容量。因此， τ 缩放需要一个能量伴侣：消除栈开销的存储语义 fabric；将每 bit 皮焦能耗降低多个数量级的近封装或共封装光；背面供电；存内或近存计算；以及把 τ 裕量换回功耗的严谨实践，也就是数据中心尺度的 DVFS，这与智能手机续航背后的机制相同。关键在于，当把 τ 裕量分配给能量方向时， τ 裕量本身也能提供能量裕量。

基准测试。行业当前的性能基准，如 Linpack、MLPerf、SPEC，是为单个标量足以描述工作负载的时代设计的。 τ 缩放行业需要 τ -profile 基准，也就是能暴露系统每一层主导 τ 及该层剩余裕量的向量。主导 τ 所在层，按定义就是下一笔投资应进入的位置。

7. 六年已过，十年在前

2020 年 5 月至 2026 年 5 月，华为半导体设计并量产了 381 款芯片，服务移动、AI、汽车、工业和基础设施市场。在这个产品组合中， τ 缩放论点已经经受了验证：

- 在器件和电路层，晶体管密度已从 155 MTr/mm^2 向 2031 年 $400+ \text{ MTr/mm}^2$ 提升。
- 在芯片层，LogicFolding 已在一款先进移动 SoC 上证明，在固定器件节点下，关键路径频率、能效和密度仍可继续前进。
- 在系统层，Unified Bus 和 Hi-ONE 已证明，数百微秒的通信 τ 可以压缩到数百纳秒，并且多机架 AI 集群可以表现为一台一致性机器。
- 展望未来，到 2029 年 CPU 性能核心频率预计走向 4 GHz 及以上，Kirin SoC 在典型使用下的效率预计三到五年内提升超过一倍，AI 硬件集成度预计到 2035 年增长超过 100 倍。

超越任何单个产品，更深层的主张是方法论。 τ 缩放是 Dennard 之后首个给整个计算栈共同优化目标的缩放原则。它告诉工艺技术人员、电路设计者、架构师、系统工程师和软件团队，这些群体现在正在以相同单位优化同一个量，任何单层改进都必须传播到系统 τ 才算数。它也告诉行业战略制定者和资本配置者，下一美元应该跟随 τ ，而不是跟随节点。竞争性性能不再要求永远停留在最前沿光刻，封装、存储带宽和 fabric 设计现在已经拥有过去仅由前沿逻辑节点承担的战略重量。

对一代被教育为把“摩尔定律”等同于“进步”的工程师来说，这是一个困难转变。几何时代确实已经结束，否认这一事实不是可行策略。通过微型化实现加速的时代，正在让位给通过多层电子系统 τ 优化实现加速的时代。在未来六到十年内，把 τ 作为主要目标的公司、研究团队和生态，将决定此后十年计算的形态。

未来十年的工作范围已经清楚。许多开放问题仍然存在，而且没有任何单一组织能独自回答所有问题。工具链、标准、基准、器件物理和经济模型，都需要来自单个公司之外的贡献。因此，本文既是一份来自现场的报告，也是一份邀请。

前方路线艰难，但方向清楚。

作者

Tingbo He 领导华为半导体业务。她所领导的团队在 2020 年至 2026 年间设计并量产了 381 款芯片，覆盖移动、AI、汽车和基础设施市场。本文描述的 τ 缩放方法学，以及 LogicFolding、UnifiedBus 和 Hi-ONE 技术，均来自该团队。

致谢

本文基于华为半导体及其晶圆代工、设备、EDA 和系统伙伴生态中数千名工程师六年来的工作。作者感谢客户的耐心，正是这种耐心让这些工作成为可能。

延伸阅读

1. G. E. Moore, “Cramming more components onto integrated circuits,” *Electronics*, vol. 38, no. 8, pp. 114–117, Apr. 1965, 重印于 *Proc. IEEE*, vol. 86, no. 1, Jan. 1998。
2. R. H. Dennard et al., “Design of ion-implanted MOSFETs with very small physical dimensions,” *IEEE J. Solid-State Circuits*, vol. 9, no. 5, pp. 256–268, 1974。
3. J. L. Hennessy and D. A. Patterson, “A new golden age for computer architecture,” *Commun. ACM*, vol. 62, no. 2, pp. 48–60, Feb. 2019。
4. M. Horowitz, “Computing's energy problem (and what we can do about it),” *ISSCC Dig. Tech. Papers*, pp. 10–14, Feb. 2014。
5. International Roadmap for Devices and Systems (IRDS), Interconnect and More-than-Moore chapters, 2023/2024 update。
6. P. Batude et al., “3D sequential integration: a key enabling technology for heterogeneous co-integration of new functions with CMOS,” *IEEE J. Electron Devices Soc.*, vol. 3, no. 3, pp. 205–216, 2015。