

Projeto 6 - Simulação de Memórias RAM e ROM em VHDL

Yan Tavares - 202014323

5 de dezembro de 2023




Figura 1: Representação digital de memórias RAM e ROM (DALL-E 3)

Conteúdo

1	Introdução	3
2	Características do Banco de Memória	3
2.1	Memória RAM	3
2.2	Memória ROM	3
3	Simulação e Verificação	3
4	Testes e Verificação	3
5	Descrição Detalhada	5
5.1	Implementação da RAM	5
5.2	Implementação da ROM	6
6	Conclusão	7

1 Introdução

Este relatório apresenta o projeto, simulação e síntese de memórias RAM e ROM para a arquitetura RISC-V uniciclo. O foco é na implementação de memórias internas para armazenamento de dados e instruções, essenciais para o funcionamento do processador.

2 Características do Banco de Memória

2.1 Memória RAM

A memória RAM possui as seguintes características:

- Barramento de endereço de 8 bits;
- Barramento de dados de entrada e saída de 32 bits;
- Sinal de habilitação de escrita.

2.2 Memória ROM

A memória ROM, utilizada para armazenar instruções, apresenta:

- Barramento de endereço de 8 bits;
- Barramento de dados de saída de 32 bits.

3 Simulação e Verificação

As simulações foram realizadas utilizando o software GHDL e GTKWave para análise das formas de onda, garantindo o funcionamento conforme especificado para cada tipo de memória. É importante ressaltar que os códigos também foram testados no EDA Playground e funcionam como o esperado.

4 Testes e Verificação

Os testes para a RAM envolveram a escrita e leitura de uma sequência de valores. Para a ROM, um conjunto de instruções foi carregado a partir

de um arquivo texto, e a correta leitura dessas instruções foi verificada. O arquivo de texto lido pela ROM possuía uma sequência numérica (0x00000000 - 0x000000FF) para facilitar as asserções dos testes realizados. Foi realizado um teste para cada posição da memória para ambos RAM e ROM. Parte do relatório pode ser encontrado abaixo.

```

PROBLEMS  OUTPUT  TERMINAL  PORTS  GITLENS  AZURE  DEBUG CONSOLE

Testbench_RAM_ROM.vhdl:88:13:@4920ns:(report note): RAM test passed at address 244
Testbench_RAM_ROM.vhdl:88:13:@4940ns:(report note): RAM test passed at address 245
Testbench_RAM_ROM.vhdl:88:13:@4960ns:(report note): RAM test passed at address 246
Testbench_RAM_ROM.vhdl:88:13:@4980ns:(report note): RAM test passed at address 247
Testbench_RAM_ROM.vhdl:88:13:@500ns:(report note): RAM test passed at address 248
Testbench_RAM_ROM.vhdl:88:13:@5020ns:(report note): RAM test passed at address 249
Testbench_RAM_ROM.vhdl:88:13:@5040ns:(report note): RAM test passed at address 250
Testbench_RAM_ROM.vhdl:88:13:@5060ns:(report note): RAM test passed at address 251
Testbench_RAM_ROM.vhdl:88:13:@5080ns:(report note): RAM test passed at address 252
Testbench_RAM_ROM.vhdl:88:13:@5100ns:(report note): RAM test passed at address 253
Testbench_RAM_ROM.vhdl:88:13:@5120ns:(report note): RAM test passed at address 254
Testbench_RAM_ROM.vhdl:88:13:@5140ns:(report note): RAM test passed at address 255
Testbench_RAM_ROM.vhdl:104:13:@5150ns:(report note): ROM test passed at address 0
Testbench_RAM_ROM.vhdl:104:13:@5160ns:(report note): ROM test passed at address 1
Testbench_RAM_ROM.vhdl:104:13:@5170ns:(report note): ROM test passed at address 2
Testbench_RAM_ROM.vhdl:104:13:@5180ns:(report note): ROM test passed at address 3
Testbench_RAM_ROM.vhdl:104:13:@5190ns:(report note): ROM test passed at address 4
Testbench_RAM_ROM.vhdl:104:13:@5200ns:(report note): ROM test passed at address 5
Testbench_RAM_ROM.vhdl:104:13:@5210ns:(report note): ROM test passed at address 6
Testbench_RAM_ROM.vhdl:104:13:@5220ns:(report note): ROM test passed at address 7
Testbench_RAM_ROM.vhdl:104:13:@5230ns:(report note): ROM test passed at address 8

```

Figura 2: Trecho das asserções realizadas no arquivo de ‘testbench’

As formas de onda geradas foram geradas e analisadas para confirmar o comportamento esperado das memórias.




Figura 3: Trecho dos formatos de onda gerados pelo componente uut_ram no arquivo de ‘testbench’

5 Descrição Detalhada

5.1 Implementação da RAM

A RAM foi implementada em VHDL, permitindo operações de leitura e escrita. Uma abordagem reutilizável foi adotada para a interface da RAM.

```
1  -- RAM module for RISC-V unicorn
2  library ieee;
3  use ieee.std_logic_1164.all;
4  use ieee.numeric_std.all;
5
6  entity RAM_RV32 is
7      port (
8          clock    : in std_logic;
9          we        : in std_logic;
10         address   : in std_logic_vector(7 downto 0);
11         datain     : in std_logic_vector(31 downto 0) := (others => '0'); -- Default value (Avoid undefined value)
12         dataout    : out std_logic_vector(31 downto 0)
13     );
14 end entity RAM_RV32;
15
16 architecture RTL of RAM_RV32 is
17     type mem_type is array (0 to 255) of std_logic_vector(31 downto 0);
18     signal mem : mem_type;
19     signal read_address : std_logic_vector(7 downto 0) := (others => '0');
20 begin
21     -- Read and write process
22     process(clock)
23     begin
24         if rising_edge(clock) then
25             if we = '1' then
26                 -- Write operation
27                 mem(to_integer(unsigned(address))) <= datain;
28             else
29                 -- Read operation
30                 read_address <= address;
31             end if;
32         end if;
33     end process;
34
35     -- Data output
36     dataout <= mem(to_integer(unsigned(read_address)));
37
38 end RTL;
```

Figura 4: Código VHDL responsável pela descrição da memória RAM

5.2 Implementação da ROM

A ROM, sendo apenas de leitura, foi inicializada com instruções a partir de um arquivo de texto. A conformidade com o padrão VHDL-2008 foi mantida para a implementação.

```
1  -- ROM module for RISC-V unicorn
2  library ieee;
3  use ieee.std_logic_1164.all;
4  use ieee.numeric_std.all;
5  use std.textio.all;
6
7  entity ROM_RV32 is
8      port (
9          address : in std_logic_vector(7 downto 0);
10         dataout : out std_logic_vector(31 downto 0)
11     );
12 end entity ROM_RV32;
13
14 architecture RTL of ROM_RV32 is
15
16     -- Constants for ROM depth and width
17     constant rom_depth : natural := 256;
18     constant rom_width : natural := 32;
19
20     -- Define the ROM type
21     type rom_type is array (0 to rom_depth - 1) of std_logic_vector(rom_width - 1 downto 0);
22
23     -- Function to initialize ROM from a hex file
24     impure function init_rom_from_hex return rom_type is
25         file hex_file : text open read_mode is "rom_content_hex.txt"; -- Adjust path as needed
26         variable line_v : line;
27         variable hex_value : std_logic_vector(31 downto 0);
28         variable rom_contents : rom_type;
29     begin
30         for i in 0 to rom_depth - 1 loop
31             if not endfile(hex_file) then
32                 readline(hex_file, line_v);
33                 hread(line_v, hex_value);
34                 rom_contents(i) := hex_value;
35             else
36                 rom_contents(i) := (others => '0'); -- Fill remaining with 0s if file ends
37             end if;
38         end loop;
39         return rom_contents;
40     end function;
41
42     -- Initialize ROM with data from file
43     signal mem : rom_type := init_rom_from_hex;
44
45 begin
46     -- Read operation for ROM
47     process(address)
48     begin
49         dataout <= mem(to_integer(unsigned(address)));
50     end process;
51
52 end RTL;
```

Figura 5: Código VHDL responsável pela descrição da memória ROM

O código é mais extenso quando comparado ao código da memória RAM devido às definições de leitura de arquivo (fornecidas pela biblioteca TEXTIO).

6 Conclusão

O projeto concluiu com sucesso a implementação e simulação das memórias RAM e ROM em VHDL. Com estas memórias, a arquitetura RISC-V uniciclo está mais próxima de simular um processador completo com capacidade de executar instruções.