# Arquitetura e Organização de Computadores

Trabalho: Geração de Dados Imediatos no RISC-V

### **Objetivo**:

Desenvolver um módulo em VHDL que gere os dados imediatos utilizados nas instruções do processador RISC-V.

### Descrição:

O conjunto de instruções do processador RISC-V introduz várias alternativas para geração de dados imediatos, ou seja, dados que são incluídos no próprio código da instrução.

Os formatos de instrução utilizados são R, I, S, SB, U e UJ. Os campos utilizados nestes formatos são indicados a seguir.

Format	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
R-type	funct7						rs2					rs1				funct3			rd				opcode									
I-type	11	10	9	8	7	6	5	4	3	2	1	0	rs	1				fur	nct3		rd			opcode								
I-type*		1						4	3	2	1	0	rs	1				funct3 rd			opcode											
S-type	11	10	9	8	7	6	5	rs2	2				rs1				funct3			4	3	2	1	0	ор	opcode						
SB-type	12	10	9	8	7	6	5	rs2	2				rs1			funct3		4 3 2 1 11		11	opcode											
UJ-type	20	10	9	8	7	6	5	4	3	2	1	11	19	18	17	16	15	14	13	12	rd opcode											
U-type	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	rd opco			cod	le							

Figura 1. Formatos de instruções do RISC-V

Campos principais:

funct7: campo de 7 bits auxiliar na identificação da instrução

rs2: registrador fonte da operaçãors1: registrador fonte da operaçãord: registrados destino da operação

funct3: campo de 3 bits auxiliar na identificação da instrução

opcode: campo de 7 bits que identifica a instrução

Dados Imediatos (considerando ins = instrução, imm = dado imediato gerado):

- I-type: 12 bits, imm(11:0) = ins(31:20) e imm(31:12) => extensão de sinal.
- I-type\*: 5 bits, imm(4:0) = ins(24:20) e imm(31:5) => 0. Campo shamt, bit 30 usado para diferenciar *srli* de *srai*.
- S-type: 12 bits,  $imm(11:0) = \{ins(31:25), ins(11:7)\}\$  e  $imm(31:12) \Longrightarrow$  extensão de sinal.
- SB-type: 12 bits,  $imm(12:1) = \{ins(31), ins(7), ins(30:25), ins(11:8)\}$ , sendo imm(0) = 0 e  $imm(31:13) = \infty$  extensão de sinal.
- UJ-type: 20 bits,  $imm(20:1) = \{ins(31), ins(19:12), ins(20), ins(30:21)\}$ , sendo imm(0) = 0 e  $imm(31:20) = \infty$  extensão de sinal.
- U-type: 20 bits, imm(31:12), = ins(31:12) e os imm(11:0) = 0.

## Identificação dos formatos:

type FORMAT RV is { R type, I type, S type, SB type, UJ type, U type };

Os formatos são definidos pelos seguintes opcodes:

```
• R_{type}: opcode = 0x33
```

- I\_type: opcode = 0x03 ou opcode = 0x13 ou opcode = 0x67.
- $I_{type}$ : inst = srai, opcode = 0x13, funct3 = 5, inst(30) == 1
- $S_{type}$ : opcode = 0x23
- SB\_type: opcode = 0x63
- $U_{type}$ : opcode = 0x37
- $UJ_{type}$ : opcode = 0x6F

#### Tarefa:

Desenvolver em *VHDL* um módulo que recebe como entrada uma instrução de 32 bits em um dos formatos acima indicados e gera o valor do dado imediato, também de 32 bits, em sua saída. No caso do formato *R-type*, que não inclui dado imediato na instrução, gerar o valor zero.

Entradas e saídas:

# Verificação:

Para verificar o funcionamento do módulo, utilizar as seguintes instruções do RISC-V:

Instrução RISC-V	Código	Formato	Imediato	Imm hex		
add t0, zero, zero	0x000002b3	R-type	inexiste: 0	0×00000000		
lw t0, 16(zero)	0x01002283	I-type0	16	0×00000010		
addi t1, zero, -100	0xf9c00313	I-type1	-100	0xFFFFFF9C		
xori t0, t0, -1	0xfff2c293	I-type1	-1	0xFFFFFFF		
addi t1, zero, 354	0x16200313	I-type1	354	0x00000162		
jalr zero, zero, 0x18	0x01800067	I-type2	24	0x00000018		
srai t1, t2, 10	0x40a3d313	I-type*	10	0×0000000A		
lui s0, 2	0x00002437	U-type	0x2000	0x00002000		
sw t0, 60(s0)	0x02542e23	S-type	60	0x0000003C		
bne t0, t0, main	0xfe5290e3	SB-type	-32 <sub>C</sub>	0xFFFFFE0		
jal rot	0x00c000ef	UJ-type	12	0x0000000C		

# Comandos VHDL:

- Agregação: operador '&'
- Extensão de sinal: resize( val, size)
- Ex:

```
architecture a of genImm32 is
```

```
signal a, b, d: std_logic_vector(31 downto 0);
```

## begin

```
a <= \textit{resize}(\textit{signed}(b(15 \ downto \ 1) \ \& \ d(31 \ downto \ 16) \ \& \ `0"), 32);
```

...

end gemImm32;

# Entregar:

- Arquivo zipado com o número de matrícula do aluno como nome
- Código VHDL, incluindo testbench
- Relatório com a resposta às seguintes perguntas:
  - Qual a razão do embaralhamento dos bits do imediato no RiscV ?
  - Por que alguns imediatos não incluem o bit 0 ?
  - Os imediatos de operações lógicas estendem o sinal ?
  - Como é implementada a instrução NOT no RiscV ?