Projeto 6 - Simulação de Memórias RAM e ROM em VHDL

Yan Tavares - 202014323 5 de dezembro de 2023




Figura 1: Representação digital de memórias RAM e ROM (DALL-E 3)

Conteúdo

1	Introdução	3
2	Características do Banco de Memória 2.1 Memória RAM	
3	Simulação e Verificação	3
4	Testes e Verificação	3
5	Descrição Detalhada5.1 Implementação da RAM5.2 Implementação da ROM	
6	Conclusão	7

1 Introdução

Este relatório apresenta o projeto, simulação e síntese de memórias RAM e ROM para a arquitetura RISC-V unicido. O foco é na implementação de memórias internas para armazenamento de dados e instruções, essenciais para o funcionamento do processador.

2 Características do Banco de Memória

2.1 Memória RAM

A memória RAM possui as seguintes características:

- Barramento de endereço de 8 bits;
- Barramento de dados de entrada e saída de 32 bits;
- Sinal de habilitação de escrita.

2.2 Memória ROM

A memória ROM, utilizada para armazenar instruções, apresenta:

- Barramento de endereço de 8 bits;
- Barramento de dados de saída de 32 bits.

3 Simulação e Verificação

As simulações foram realizadas utilizando o software GHDL e GTKWave para análise das formas de onda, garantindo o funcionamento conforme especificado para cada tipo de memória. É importante ressaltar que os códigos também foram testados no EDA Playground e funcionam como o esperado.

4 Testes e Verificação

Os testes para a RAM envolveram a escrita e leitura de uma sequência de valores. Para a ROM, um conjunto de instruções foi carregado a partir

de um arquivo texto, e a correta leitura dessas instruções foi verificada. O arquivo de texto lido pela ROM possuia uma sequência numérica (0x00000000 - 0x000000FF) para facilitar as asserções dos testes realizados. Foi realizado um teste para cada posição da memória para ambos RAM e ROM. Parte do relatório pode ser encontrado abaixo.

```
Testbench_RAM_ROM.vhdl:88:13:@4920ns:(report note): RAM test passed at address 244
Testbench_RAM_ROM.vhdl:88:13:@4940ns:(report note): RAM test passed at address 245
Testbench_RAM_ROM.vhdl:88:13:@4960ns:(report note): RAM test passed at address 246
Testbench_RAM_ROM.vhdl:88:13:@4980ns:(report note): RAM test passed at address 247
Testbench_RAM_ROM.vhdl:88:13:@5us:(report note): RAM test passed at address 248
Testbench_RAM_ROM.vhdl:88:13:@5020ns:(report note): RAM test passed at address 249
Testbench_RAM_ROM.vhdl:88:13:@5040ns:(report note): RAM test passed at address 250
Testbench_RAM_ROM.vhdl:88:13:@5060ns:(report note): RAM test passed at address 251
Testbench_RAM_ROM.vhdl:88:13:@5080ns:(report note): RAM test passed at address 252
Testbench RAM ROM.vhdl:88:13:@5100ns:(report note): RAM test passed at address 253
Testbench_RAM_ROM.vhdl:88:13:@5120ns:(report note): RAM test passed at address 254
Testbench_RAM_ROM.vhdl:88:13:@5140ns:(report note): RAM test passed at address 255
Testbench_RAM_ROM.vhdl:104:13:@5150ns:(report note): ROM test passed at address 0
Testbench_RAM_ROM.vhdl:104:13:@5160ns:(report note): ROM test passed at address
Testbench_RAM_ROM.vhdl:104:13:@5170ns:(report note): ROM test passed at address
Testbench_RAM_ROM.vhdl:104:13:@5180ns:(report note): ROM test passed at address 3
Testbench_RAM_ROM.vhdl:104:13:@5190ns:(report note): ROM test passed at address 4
Testbench_RAM_ROM.vhdl:104:13:@5200ns:(report note): ROM test passed at address
Testbench_RAM_ROM.vhdl:104:13:@5210ns:(report note): ROM
                                                         test passed at address
Testbench RAM ROM.vhdl:104:13:@5220ns:(report note): ROM test passed at address
Testbench_RAM_ROM.vhdl:104:13:@5230ns:(report note): ROM test passed at address 8
```

Figura 2: Trecho das asserções realizadas no arquivo de 'testbench'

As formas de onda geradas foram geradas e analisadas para confirmar o comportamento esperado das memórias.



Figura 3: Trecho dos formatos de onda gerados pelo componente uut_ram no arquivo de 'testbench'

5 Descrição Detalhada

5.1 Implementação da RAM

A RAM foi implementada em VHDL, permitindo operações de leitura e escrita. Uma abordagem reutilizável foi adotada para a interface da RAM.

Figura 4: Código VHDL responsável pela descrição da memória RAM

5.2 Implementação da ROM

A ROM, sendo apenas de leitura, foi inicializada com instruções a partir de um arquivo de texto. A conformidade com o padrão VHDL-2008 foi mantida para a implementação.

Figura 5: Código VHDL responsável pela descrição da memória ROM

O código é mais extenso quando comparado ao código da memória RAM devido às definições de leitura de arquivo (fornecidas pela biblioteca TEX-TIO).

6 Conclusão

O projeto concluiu com sucesso a implementação e simulação das memórias RAM e ROM em VHDL. Com estas memórias, a arquitetura RISC-V uniciclo está mais próxima de simular um processador completo com capacidade de executar instruções.