# Relatório 7 VHDL - Turma 05 Yan Tavares de Oliveira 202014323



### Introdução

Este experimento consiste na criação de uma máquina de estados síncrona do tipo Moore para descrever o funcionamento de uma máquina de refrigerantes que aceita moedas como pagamento. Para descrever melhor o funcionamento da máquina, irei usar a descrição do experimento presente no relatório da disciplina.

"Implementar em VHDL e simular no ModelSim uma máquina de estado síncrona do tipo Moore para controlar uma máquina de refrigerantes que aceita moedas de R\$ 0,25 e R \$0,50. A cada transição do clock, a máquina deve contar o dinheiro inserido e liberar o refrigerante (e o troco) assim que a soma totalizar ou exceder R \$1,00. A máquina deve aceitar qualquer combinação de moedas de R\$ 0,25 e R\$ 0,50, independentemente da ordem em que as moedas foram inseridas. A qualquer momento (desde que a contagem ainda não tenha alcançado R\$ 1,00) o usuário poderá cancelar a compra e a máquina deve, também na transição do clock, devolver a quantia inserida.

Considere que a máquina só dispõe de um sabor de refrigerante (ou que a escolha do refrigerante é feita antes da máquina de estados iniciar). Logo, o refrigerante é liberado automaticamente (mas na transição do clock) após a inserção do valor de R\$ 1,00 com ou sem troco, não sendo necessário pressionar nenhum botão após a inserção do montante para receber o refrigerante. Isto impede a possibilidade, por exemplo, da inserção do valor de R \$1,50."

#### **Teoria**

Podemos escrever a tabela de próximos estados da máquina de refrigerantes, que depende somente dos estados anteriores, visto que estamos tratando de uma máquina de Moore.




Imagem 1: tabela de próximos estados da máquina de refrigerante

## Códigos

Na questão 1, utilizamos as bibliotecas IEEE e IEEE.std\_logic\_1164.all para descrever o funcionamento da máquina.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
architecture q1_arch of q1 is
type State is (IMIT, v_25, v_50, v_75,
liberou_15, cancela_25, cancela_50, cancela_75);
        in

Case currentState is

When INIT =>

B <= '0';

C <= '0';

D <= '0';

if (A = "00" or A = "11") then

nextstate <= INIT;
          b v_50 =>
B <= '0';
C <= '0';
D <= '0';
if (A = "00") then
nextstate <= v_50;</pre>
           elsif (A = "10") then
nextstate <= liberou;
          v_75 =>
8 <= '0';
C <= '0';
D <= '0';
if (A = "00") then
nextstate <= v_75;
```

Imagem 2: código principal da questão 1

Foi também criado um código auxiliar de testbench para gerarmos os estímulos necessários para abranger todas as combinações possíveis de entradas. Para ajustar o tempo do clock, foi criada a variável "Tempo".

```
use IEEE.STD_LOGIC_1164.ALL;
component q1 is
                  clock, rst: in std_logic;
B, C, D : out std_logic);
constant Tempo:time:= 5 ns;
signal rst: std_logic;
signal moeda: std_logic_vector (1 downto 0);
        clock <= '1', '0' after Tempo/2, '0' after Tempo;</pre>
wait for Tempo;
end process mudar;
captura:process
        wait for 5 ns;
moeda <= "00";</pre>
        wait for 5 ns;
moeda <= "10";
wait for 5 ns;
moeda <= "01";
        wait for 5 ns;
        moeda <= "10";
wait for 5 ns;
moeda <= "00";
        wait for 5 ns;
moeda <= "01";</pre>
        wait for 5 ns;
moeda <= "10";
wait for 5 ns;
        moeda <= "01";
wait for 5 ns;
moeda <= "00";
        wait for 5 ns;
moeda <= "01";
        wait for 5 ns;
moeda <= "10";
wait for 5 ns;
        wait for 5 ns;
moeda <= "00";</pre>
        wait for 5 ns;
moeda <= "01";
         moeda <= "01";
        wait for 5 ns;
moeda <= "11";
        wait for 5 ns;
moeda <= "00";
        wait for 5 ns;
moeda <= "01";
moeda <= "11";
wait for 5 ns;
end process captura;
```

Imagem 3. Código auxiliar da questão 1

# Compilação

Abaixo estão as mensagens de compilação do projeto, com nenhum erro sendo apresentado em nenhum dos casos




Imagem 4. Mensagem de compilação

# Simulação




Figura 5. Simulação em forma de onda binária da máquina.

#### Análise

Para determinar a ordem dos bits utilizados na simulação e para abranger todas as combinações possíveis, foram utilizados clocks para alterar o valor bit a bit. Pudemos perceber um resultado condizente com a tabela verdade proposta na seção Teoria do relatório.

#### Conclusão

Como não houve divergência alguma nos dois casos, podemos então afirmar que implementamos uma máquina de refrigerantes funcional por meio de uma simulação no software ModelSim.