# Relatório 2 VHDL - Turma 05 Yan Tavares de Oliveira 202014323

### Introdução

Este experimento consiste em duas etapas. Na primeira (questão 1), iremos descrever em VHDL e simular no software ModelSim um somador completo que segue as seguintes funções lógicas

$$S = A \oplus B \oplus Cin$$

$$Cout = A \cdot B + A \cdot Cin + B \cdot Cin$$

Na segunda etapa (questão 2), iremos descrever em VHDL e simular no software ModelSim um multiplexador de 4 para 1, descrito pela função lógica

$$Y = D0.\overline{S1}.\overline{S0} + D1.\overline{S1}.S0 + D2.\overline{S1}.\overline{S0} + D3.\overline{S1}.S0$$

#### **Teoria**

Na questão 1, o comportamento do somador completo pode ser descrito de acordo com a imagem 1. O somador completo é utilizado para somar números binários de, no mínimo, dois dígitos.




Imagem1. Representação visual de um somador completo

Na questão, devemos implementar um multiplexador 4 x 1, descrito pela imagem 2. O multiplexador em questão permite representar um número de 4 bits por meio de saídas de 1 bit e um seletor de 2 bits (representado por S).




Imagem 2. Representação visual de um multiplexador 4 x 1.

### **Códigos**

Na questão 1, para implementar o somador completo descrito na introdução, foi criada uma simulação no software ModelSim com 3 bits de entrada (A, B e Cin), gerando dois bits de saída (S e Cout).

```
D:/ModelSim_Projects/q1.vhd - Default *
 Ln#
       library IEEE;
       use IEEE.std_logic_l164.all;
     Fentity ql is port (
      A : in std_logic;
  6
      B : in std_logic;
       Cin : in std_logic;
      S : out std logic;
      Cout : out std_logic
 10
      end ql;
 11
 12
 13
     parchitecture rtl of ql is
 14
     □ begin
 15
 16
 17
       S <= A xor B xor Cin;
 18
       Cout <= (A and B) or (A and Cin) or (B and Cin);
 19
     end rtl;
 20
```

Imagem 3. Código principal da questão 1

Foi também criado um código auxiliar de testbench para gerarmos os estímulos necessários para abranger todas as combinações possíveis de entradas.

```
1    entity testbenchl is end;
2    library ieee;
4    use ieee.std_logic_ll64.all;
5    use std.textio.all;
6    earchitecture tb_ql of testbenchl is
8    earchitecture tb_ql of testbenchl is
9    earchitecture tb_ql of testbenchl is
8    earchitecture tb_ql of testbenchl is
9    earchitecture tb_ql of testbenchl is
8    earchitecture tb_ql of testbenchl is
9    earchitecture tb_ql of testbenchl is
9    earchitecture tb_ql of testbenchl is
10    earchitecture tb_ql of testbenchl is
11    earchitecture tb_ql of testbenchl is
12    earchitecture tb_ql of testbenchl is
13    earchitecture tb_ql of testbenchl is
14    earchitecture tb_ql of testbenchl is
15    earchitecture tb_ql of testbenchl is
16    earchitecture tb_ql of testbenchl is
17    earchitecture tb_ql of testbenchl is
18    earchitecture tb_ql of testbenchl is
18    earchitecture tb_ql of testbenchl is
19    earchitecture tb_ql of testbenchl is
19    earchitecture tb_ql of testbenchl is
10    earchitecture tb_ql of testbenchl is
11    earchitecture tb_ql of testbenchl is
12    earchitecture tb_ql of testbenchl is
12    earchitecture tb_ql of testbenchl is
13    earchitecture tb_ql of testbenchl is
14    earchitecture tb_ql of testbenchl is
14    earchitecture tb_ql of testbenchl is
15    earchitecture tb_ql of testbenchl is
16    earchitecture tb_ql of testbenchl is
18    earchitecture tb_ql
18    earchitecture tb_ql of testbenchl is
19    earchitecture tb_ql
16    earchitecture tb_qlogic
17    earchitecture tbenchl is
18    earchitecture t
```

Imagem 5. Código auxiliar da questão 1

Na questão 2, para implementar o multiplexador descrito na introdução, foi criada uma simulação no software ModelSim com 2 vetores lógicos de entrada (D com 4 bits e S com 2 bits), gerando um bit de saída (Y).

Imagem 5. Código principal da questão 2

Foi também criado um código auxiliar de testbench para gerarmos os estímulos necessários para abranger todas as combinações possíveis de entradas.

```
LIBRARY ieee;
USE ieee.std_logic_ll64.ALL;
       □ ENTITY testbench IS
       ARCHITECTURE behavior OF tb_q2 IS
9
                 COMPONENT q2
                PORT(
S: in STD_LOGIC_VECTOR(1 downto 0);
D: in STD_LOGIC_VECTOR(0 to 3);
Y: out STD_LOGIC
.
13
14
15
16
17
18
                END COMPONENT;
              signal clkg : std_logic_vector(3 downto 0) := "0000";
signal S : std_logic_vector(1 downto 0) := "00";
20
21
22
23
               uut: q2 PORT MAP (
                 D => clkg,
S => S,
24
25
                           Y => open
26
27
28
29
30
                       clkg(0) <= not clkg(0) after 1 ns;
clkg(1) <= not clkg(1) after 2 ns;
clkg(2) <= not clkg(2) after 4 ns;
clkg(3) <= not clkg(3) after 8 ns;</pre>
31
32
33
34
35
36
37
38
               stim_proc: process
               begin
                    wait for 16 ns;
                       S <= "10";
39
40
41
42
43
44
45
46
47
                    wait for 16 ns;
                       S <= "11";
                    wait for 16 ns;
                       S <= "01";
                    wait for 16 ns;
                        end process;
        L<sub>END</sub>;
```

Imagem 6. Código auxiliar da questão 2

## Compilação

Abaixo estão as mensagens de compilação de ambos os projetos, com nenhum erro sendo apresentado em nenhum dos casos





Imagem 7. Mensagem de compilação da questão 1






Imagem 8. Mensagem de compilação da questão 2

### Simulação




Figura 9. Simulação em forma de onda binária da questão 1.




Figura 10. Simulação em forma de onda binária da questão 2.

### **Análise**

Para determinar a ordem dos bits utilizados na simulação, foi utilizado o Código de Gray, ou seja, aconteceu a mudança de um bit para cada iteração. No projeto 1, foi decidido um tempo de espera de 5 segundos entre cada iteração, enquanto no código 2, foi decidido um tempo de espera de 16 segundos, que é justamente um período da onda "clkg" do código q2, que abrange todas as possíveis variações presentes em D (vetor de 4 bits). Pelas simulações geradas, é possível notar que obtemos resultados esperados em ambos os casos. Abaixo estão representadas todas as variações de saídas e entradas para a questão 1.

/ /testbench1/q0/A / /testbench1/q0/B / /testbench1/q0/Cin	0 0 1	/testbench1/q0/A /testbench1/q0/B /testbench1/q0/Cin	0 0 0
/testbench1/q0/S /testbench1/q0/Cout	0	/testbench1/q0/S /testbench1/q0/Cout	0 0
/testbench1/q0/A /testbench1/q0/B /testbench1/q0/Cin /testbench1/q0/S /testbench1/q0/Cout	0 1 0 1	/testbench1/q0/A /testbench1/q0/B /testbench1/q0/Cin /testbench1/q0/S /testbench1/q0/Cout	0 1 1 0
/testbench1/q0/A /testbench1/q0/B /testbench1/q0/Cin /testbench1/q0/S /testbench1/q0/Cout	1 1 1 1	/testbench1/q0/A /testbench1/q0/B /testbench1/q0/Cin /testbench1/q0/S /testbench1/q0/Cout	1 1 0 0
/testbench1/q0/A /testbench1/q0/B /testbench1/q0/Cin /testbench1/q0/S /testbench1/q0/Cout	1 0 0 1	/testbench1/q0/A /testbench1/q0/B /testbench1/q0/Cin /testbench1/q0/S /testbench1/q0/Cout	1 0 1 0

## Conclusão

Neste experimento conseguimos descrever com sucesso o comportamento de duas entidades muito utilizadas no mundo da tecnologia - Um somador completo e um multiplexador 4 x 1. Não foram encontrados erros na obtenção dos resultados ou em qualquer etapa dos experimentos.