Relatório 5 VHDL - Turma 05 Yan Tavares de Oliveira 202014323



Introdução

Este experimento consiste em 3 etapas. Na primeira (questão 1), iremos descrever em VHDL e simular no software ModelSim uma entidade que descreva o comportamento de um somador de palavras de 4 bits utilizando somadores completos.

Na segunda etapa (questão 2), iremos descrever em VHDL e simular no software ModelSim o mesmo somador de palavras utilizando a biblioteca STD_LOGIC_ARITH.

Finalmente, na terceira etapa (questão 3), iremos descrever em VHDL e simular no software ModelSim um tesbench para comparar ambos os resultados das etapas 1 e 2, e avisar sobre qualquer divergência encontrada.

Teoria

Nas questões 1 e 2, devemos implementar um somador de 4 bits, descrito pela imagem 1, que nos permite realizar a soma de palavras de 4 bits. O primeiro será feito manualmente, enquanto o segundo será obtido por meio da biblioteca STD_LOGIC_ARITH.




Imagem 1. Representação visual de um somador de 4 bits.

Códigos

Na questão 1, para implementar o somador de palavras, foi utilizado como base um programa que implementa um somador completo. Temos, portanto, os seguintes programas

```
D:/somador_completo.vhd (/top_module/U0/SC3) - Default =
 Ln#
         library ieee;
  2
         use ieee.std_logic_ll64.all;
  3
  4
      mentity somador completo is
  5
  6
      port (
             cin, a, b : IN STD LOGIC ;
  8
             s, cout : OUT STD LOGIC
  9
        );
 10
 11
        end somador_completo;
 12
 13
      architecture main of somador completo is
 14
 15
      □ begin
 16
             s <= a XOR b XOR cin ;
 17
             cout <= (a AND b) OR (cin AND a) OR (cin AND b) ;</pre>
 18
       -end main;
 19
```

Imagem 2. Código de somador completo

```
🍑 D:/somador_palavras.vhd (/top_module/U0) - Default 😑
 Ln#
            library ieee;
           use ieee.std_logic_1164.all;
         🛱 entity somador_palavras is
         port (
                            : in std_logic_vector(3 downto 0);
                            out std_logic_vector(4 downto 0)
          end somador palavras;
         Farchitecture main of somador_palavras is
         component somador_completo port (
    cin, a, b : IN STD_LOGIC ;
    s, cout : OUT STD_LOGIC
  13
  14
  16
17
18
19
                                 : std_logic_vector(2 downto 0) := "000";
           signal auxcout
  21
22
                SCO : somador\_completo port map( a => a(0), b => b(0), cin => '0', cout => auxcout(0), s => s(0));
                SC1 : somador_completo port map( a => a(1), b => b(1), cin => auxcout(0), cout => auxcout(1), s => s(1)); SC2 : somador_completo port map( a => a(2), b => b(2), cin => auxcout(1), cout => auxcout(2), s => s(2));
  23
                 SC3: somador_completo port map( a \Rightarrow a(3), b \Rightarrow b(3), cin \Rightarrow auxcout(2), cout \Rightarrow s(4), s \Rightarrow s(3));
          Lend main;
  25
  26
```

Imagem 3. Código principal da questão 1

Foi também criado um código auxiliar de testbench para gerarmos os estímulos necessários para abranger todas as combinações possíveis de entradas.

```
🍑 D:/tb_somador_palavras.vhd - Default * 🗆
 Ln#
          library Ieee;
         use Ieee.std_logic_1164.all;
         use std.textio.all;
         use IEEE.STD_LOGIC_ARITH.all;
         use Ieee.std_logic_unsigned.all;
       pentity tb_somador_palavras is
       end;
   8
       architecture behavior of tb_somador_palavras is
       component exp5_1 is port (
         A: in std_logic_vector (3 downto 0);
B: in std_logic_vector (3 downto 0);
S: out std_logic_vector (4 downto 0));
  13
  14
  15
  16
  17
         end component;
  18
  19
         signal INPUT_signal : std_logic_vector (7 downto 0):= (others => '0');
         signal signalAT : std_logic_vector (3 downto 0) := (others => '0');
signal signalBT : std_logic_vector (3 downto 0) := (others => '0');
  20
  21
  23
  24
  25
         signalAT <= INPUT_signal(3) & INPUT_signal (2) & INPUT_signal (1) & INPUT_signal (0);
  26
         signalBT <= INPUT_signal(7) & INPUT_signal (6) & INPUT_signal (5) & INPUT_signal (4);
  27
  28
  29
         dut: exp5_1 port map (A => signalAT, B => signalBT, S => open);
  30
  31
       estimulo: process
  32
  33
       for I in 0 to 255 loop
  35
  36
         wait for 500 ns; INPUT_signal <= UNSIGNED (INPUT_signal) +1;
  37
          end loop;
  38
          wait;
  39
         end process;
  40
        end behavior;
  41
```

Imagem 3. Código auxiliar da questão 1

Na questão 2, para implementar o somador de palavras utilizamos a biblioteca STD_LOGIC_ARITH.

```
🔰 D:/somador_arith.vhd (/top_module/U1) - Default 💳
 Ln#
        library ieee;
        use ieee.std logic 1164.all;
  3
       use ieee.std_logic_arith.all;
  5
     entity somador arith is
     port (
  6
  7
           a, b
                  : in std_logic_vector(3 downto 0);
  8
                     out std_logic_vector(4 downto 0)
       F);
  9
 10
       end somador_arith;
 11
 12
     architecture main of somador_arith is
 13
 14
      □ begin
           s <= unsigned('0' & a) + unsigned('0' & b);
 15
      end main;
 16
 17
```

Imagem 4. Código principal da questão 2

Foi também criado um código auxiliar de testbench para gerarmos os estímulos necessários para abranger todas as combinações possíveis de entradas.

```
🍑 D:/tb_somador_arith.vhd - Default * =
 Ln#
         library Ieee;
        use Ieee.std_logic_1164.all;
        use std.textio.all;
        use IEEE.STD_LOGIC_ARITH.all;
        use Ieee.std_logic_unsigned.all;
      F entity tb_somador_arith is
       end;
  10
      architecture behavior of tb_somador_arith is
  12
      component exp5_2 is port (
  13
        A: in std_logic_vector (3 downto 0);
  14
        B: in std_logic_vector (3 downto 0);
  15
        S: out std_logic_vector (4 downto 0));
  16
  17
        end component;
  18
  19
        signal INPUT_signal : std_logic_vector (7 downto 0):= (others => '0');
  20
        signal signalAT : std_logic_vector (3 downto 0) := (others => '0');
        signal signalBT : std_logic_vector (3 downto 0):= (others => '0');
  21
  22
  23
  24
  25
        signalAT <= INPUT_signal(3) & INPUT_signal (2) & INPUT_signal (1) & INPUT_signal (0);
  26
  27
        signalBT <= INPUT_signal(7) & INPUT_signal(6) & INPUT_signal(5) & INPUT_signal(4);
  28
  29
        dut: exp5_2 port map (A => signalAT, B => signalBT, S => open);
  30
  31
       estimulo: process
  32
  33
        begin
  34
  35
      for I in 0 to 255 loop
  36
        wait for 500 ns; INPUT signal <= UNSIGNED (INPUT signal) +1;
  37
        end loop;
  38
  39
        end process;
  40
       end behavior;
  41
```

Imagem 5. Código auxiliar da questão 2

Na questão 3, para implementar o testbench que compara o resultado das questões anteriores, foi criado um modelo descrito na figura abaixo

Testbench Device Under Test Golden Model Output 2 Output 2

Imagem 6. Modelo de testbench "U" invertido.

Para isso, criamos um top module que unifica um arquivo de testbench, um Device Under Test (DUT) que será o arquivo da questão 1, ou seja, o que queremos testar, e um Golden Model (G_M) que será o arquivo da questão 2, ou seja, o ideal que queremos chegar.

```
D:/tb.vhd (/top_module/U2) - Default =
 Ln#
           use ieee.std logic 1164.all;
          use ieee.std_logic_arith.all;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
        entity tb is port
                s_gm, s_dut : in std_logic_vector (4 downto 0);
a, b : out std_logic_vector(3 downto 0)
  11
         end tb;
  13
14
15
16
           architecture test of tb is
        □ begin
                    process
                               variable cont : std_logic_vector(7 downto 0);
                               cont := "000000000";
report "iniciando" severity NOTE;
                               for i in 0 to 255 loop
 21
22
23
24
25
                                       a(0) <= cont(0);
a(1) <= cont(1);
                                         a(2) <= cont(2);
 26
27
28
29
30
31
                                         b(0) <= cont(4);
                                         b(1) <= cont(5);
  32
33
                                         assert(s_gm = s_dut) report "Falhou: i = " & integer'image(i) severity ERROR;
  34
35
36
37
                                         cont := cont + 1;
                               end loop;
                               report "Teste finalizado :)" severity NOTE;
                               wait;
                     end process;
         end test;
```

Imagem 7. Código de testbench da questão 3

```
🍑 D:/top_module.vhd (/top_module) - Default 💳
                                                                           33333
 Ln#
        library ieee;
        use ieee.std logic 1164.all;
        use IEEE.std logic arith.all;
        entity top_module is end;
      Farchitecture main of top_module is
      component somador_palavras
                in std_logic_vector(3 downto 0);
            a, b
       -);
-end component;
  10
  11
  12
      component somador_arith
      port (
  13
                   : in std_logic_vector(3 downto 0);
  14
           a, b
  15
                     out std_logic_vector(4 downto 0)
  16
  17
        end component;
  18
  19
      component tb is
  21
           s_dut, s_gm : in std_logic_vector(4 downto 0);
  22
            a, b
                                out std_logic_vector(3 downto 0)
  23
  24
  25
        end component;
  26
  27
        signal ax, bx : std_logic_vector (3 downto 0);
        signal s_dutx, s_gmx: std_logic_vector(4 downto 0);
  28
  29
  30
            U0: somador_palavras port map(a => ax,b => bx,s => s_dutx);
U1: somador_arith port map(a => ax,b => bx,s => s_gmx);
  31
  32
  33
            U2: tb port map(s_dut => s_dutx, s_gm => s_gmx, a => ax, b => bx);
       end main;
  34
  35
```

Imagem 8. Código de top module da questão 3

Compilação

Abaixo estão as mensagens de compilação do projeto, com nenhum erro sendo apresentado em nenhum dos casos




Imagem 9. Mensagem de compilação

Simulação




Figura 10. Simulação em forma de onda binária da questão 1.




Figura 11. Simulação em forma de onda binária da questão 2.




Figura 12. Simulação em forma de onda binária da questão 3.

Análise

Para determinar a ordem dos bits utilizados na simulação e para abranger todas as combinações possíveis, foram utilizados loops com um tempo de espera de 500 nano segundos. Como, ao todo, são 256 combinações possíveis, a simulação durou 128 mil ns. Pelas simulações geradas, é possível notar que não obtivemos divergências em nenhuma combinação possível.

Conclusão

Como não houve divergência alguma nos dois casos (DUT e G_M), podemos então afirmar que implementamos um somador de palavras de 4 bits funcional por meio de uma simulação no software ModelSim e utilizando como base o código de um somador completo.