Relatório 6 VHDL - Turma 05 Yan Tavares de Oliveira 202014323



Introdução

Este experimento consiste em 3 etapas. Na primeira (questão 1), iremos descrever em VHDL e simular no software ModelSim uma entidade que descreva o comportamento de um flip-flop JK.

Na segunda etapa (questão 2), iremos descrever em VHDL e simular no software ModelSim um registrador de deslocamento bidirecional de 4 bits, sendo descrito pela seguinte tabela verdade

entradas							
CLK	RST	LOAD	D	DIR	L	R	Q
Ŧ	1	х	xxxx	Х	х	х	0000
<u>-</u>	0	1	$D_3D_2D_1D_0$	Х	Х	х	$D_3D_2D_1D_0$
<u>-</u>	0	0	XXXX	0	0	Х	$Q_2Q_1Q_0$ 0
Ŧ	0	0	xxxx	0	1	х	$Q_2Q_1Q_0$ 1
Ŧ	0	0	xxxx	1	Х	0	$0 Q_3 Q_2 Q_1$
<u>-</u>	0	0	xxxx	1	Х	1	1 Q ₃ Q ₂ Q ₁
outros	х	х	xxxx	х	х	х	$Q_3Q_2Q_1Q_0$

Imagem 1: Tabela verdade do circuito de deslocamento da questão 2

Teoria

Nas questões 1 e 2, devemos implementar um flip-flop JK, descrito pela imagem 1, que tem a função de memória em um circuito lógico.




Imagem 2: Estrutura do flip-flop JK

Sua tabela verdade, por sua vez, é a seguinte

J	K	CLK	Q
0	0	1	Q ₀ (não muda)
1	0	1	1
0	1	1	0
1	1	1	$\overline{Q_0}$ (comuta)

Imagem 3: Tabela verdade do flip-flop JK

Podemos, portanto, notar que iremos implementar um flip-flop de subida de clock, ou seja, o valor irá ser checado a cada movimento de subida do clock.

Sabendo disso, na questão 2 usaremos estes conceitos para implementar um circuito síncrono e com memória que descreve um registrador de deslocamento bidirecional de 4 bits.

Códigos

Na questão 1, utilizamos as bibliotecas IEEE e IEEE.std_logic_1164.all para descrever o flip-flop JK

```
🔅 Q1.vhd
      library IEEE;
     use IEEE.STD_LOGIC_1164.ALL;
     use IEEE.STD_LOGIC_ARITH.ALL;
     entity Q1 is
         port( J,K: in std_logic;
               pr: in std_logic;
               clk: in std_logic;
               clr: in std_logic;
               Q: out std_logic);
     end Q1;
     architecture main of Q1 is
         signal JK: std_logic_vector(1 downto 0);
         signal Qbuf : std_logic := '0';
     begin
        JK <= J & K;
        process(pr, clk, clr)
        begin
          if pr = '1' then Qbuf <= '1';
          elsif clr = '1' then Qbuf <= '0';</pre>
          elsif rising_edge(clk) then
            case JK is
              when "00" => Qbuf <= Qbuf;
              when "01" => Qbuf <= '0';
             when "10" => Qbuf <= '1';
when "11" => Qbuf <= not(Qbuf);
                                Qbuf <= Qbuf;
              when others =>
          end case;
          end if;
        end process;
       Q <= Qbuf;
      end main;
```

Imagem 4. Código principal da questão 1

Foi também criado um código auxiliar de testbench para gerarmos os estímulos necessários para abranger todas as combinações possíveis de entradas.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity tb_Q1 is
end tb_Q1;
architecture main of tb_Q1 is
component Q1 is
port(j,k,clr,pr,clk:in std_logic;
  q :out std_logic);
end component;
signal clka, clkb, clkc, clkd, clke: std_logic := '0';
    tb_01 : Q1 port map( clk => clka, k => clkb, j => clkc, clr => clkd, pr => clke, q => open);
    clka <= not clka after 1 ns:
    clkb <= not clkb after 2 ns;</pre>
    clkd <= not clkd after 8 ns;</pre>
    clke <= not clke after 16 ns;</pre>
end main;
```

Imagem 5. Código auxiliar da questão 1

Na questão 2, utilizamos as mesmas bibliotecas para simular o registrador.

```
Q2.vhd
 1 library IEEE;
     use IEEE.STD_LOGIC_1164.ALL;
     use IEEE.STD_LOGIC_ARITH.ALL;
 4 \sim \text{entity Q2 is}
        port( dir, L, R: in std_logic;
              reset: in std_logic;
              clk: in std_logic;
             load: in std_logic;
          D: in std_logic_vector(3 downto 0);
          Q: out std_logic_vector(3 downto 0));
    end Q2;
12 varchitecture main of Q2 is
     signal Qbuf : std_logic_vector(3 downto 0);
14 v begin
       process (clk)
       begin
         if rising_edge(clk) then
           if reset = '1' then Qbuf <= "0000";
           elsif load = '1' then Qbuf <= D;</pre>
           elsif dir = '0' then Qbuf <= Qbuf(2) & Qbuf(1) & Qbuf(0) & L;
           elsif dir = '1' then Qbuf <= L & Qbuf(3) & Qbuf(2) & Qbuf(1);
           end if;
        else Qbuf <= Qbuf;</pre>
       end process;
       Q <= Qbuf;
     end main;
```

Imagem 6. Código principal da questão 2

Foi também criado um código auxiliar de testbench para gerarmos os estímulos necessários para abranger todas as combinações possíveis de entradas.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity tb_Q2 is end;
architecture main of tb_Q2 is
component Q2 is
port( dir, L, R: in std_logic;
          reset: in std logic;
          clk: in std_logic;
          load: in std_logic;
      D: in std_logic_vector(3 downto 0);
      Q: out std_logic_vector(3 downto 0));
end component;
signal clka, clkb, clkc, clkd, clke, clkf: std_logic := '0';
signal clkg : std_logic_vector(3 downto 0) := "0000";
    tb_Q2 : Q2 port map( clk => clka, R => clkb, L => clkc, dir => clkd, D => clkg, load => clke,
    clka <= not clka after 1 ns;</pre>
    clkb <= not clkb after 2 ns;</pre>
    clkc <= not clkc after 4 ns;</pre>
    clkd <= not clkd after 8 ns:</pre>
    clke <= not clke after 16 ns;</pre>
    clkf <= not clkf after 32 ns:
     clkg <= not clkg after 64 ns;</pre>
 end main;
```

Imagem 7. Código auxiliar da questão 2

Compilação

Abaixo estão as mensagens de compilação do projeto, com nenhum erro sendo apresentado em nenhum dos casos

```
0
                               09/09/2022 09:34:49 ...
   __ q1.vhd
                       VHDL
   q2.vhd
                            2 09/09/2022 09:40:39 ...
                       VHDL
   q1_tb.vhd
                       VHDL
                               09/09/2022 09:36:52 ...
                           1
   q2 tb.vhd
                               09/09/2022 09:43:43 ...
                       VHDL
                           3
# Compile of gl.vhd was successful.
# Compile of ql tb.vhd was successful.
# Compile of q2.vhd was successful.
# Compile of q2 tb.vhd was successful.
# 4 compiles, 0 failed with no errors.
```

Imagem 8. Mensagem de compilação

Simulação




Figura 9. Simulação em forma de onda binária da questão 1.



Figura 10. Simulação em forma de onda binária da questão 2.

Análise

Para determinar a ordem dos bits utilizados na simulação e para abranger todas as combinações possíveis, foram utilizados clocks para alterar o valor bit a bit. Pudemos perceber um resultado condizente com as tabelas verdades em ambos os casos.

Conclusão

Como não houve divergência alguma nos dois casos, podemos então afirmar que implementamos um flip-flop do tipo JK e um registrador bidirecional de 4 bits funcional por meio de uma simulação no software ModelSim.