



d0 d1 / d2 d3 d4 d5 d6 d7 d8

Nome: GABARITO

Matrícula: /


Prova 2

1)(6.0) Um dos dispositivos periféricos mais utilizados hoje em dia nos computadores é o controle usado em jogos. Na década de 70, a empresa Atari inovou ao introduzir um controle, chamado joystick, baseado em uma alavanca direcional e um único botão de tiro. Os comandos são dados por contatos elétricos digitais (liga/desliga). Neste controle existem 5 contatos elétricos, 4 direcionais (cima, baixo, esquerda, direita) e 1 para o botão de tiro. Devido à construção física do controle, os contatos direcionais podem ser acionados aos pares, possibilitando a identificação de 8 direções possíveis, com as 4 diagonais sendo identificadas pelo acionamento simultâneo de 2 contatos direcionais.



Desenvolva uma interface baseada em interrupção e MMIO que possibilite o uso simultâneo de 2 controles do modelo Atari (jogadores A e B). Sempre que a interrupção int0 estiver habilitada, o processador recebe a cada 1ms um pulso correspondente ao tempo de 5 ciclos de clock do processador no sinal de interrupção int0. Utilize o endereço 0x60000000 para endereçar um registrador que armazena em uma palavra de 32 bits os sinais vindos dos dois controles, e o bit 0 da palavra do registrador no endereço 0x60000004 para habilitar e desabilitar esta interrupção (Obs.: as instruções mtc0 e mfc0 não estão e nem devem ser implementadas).

Dica: Desabilite a interrupção enquanto a rotina de tratamento de exceções estiver sendo executada (*modo kernel*).



- (1.5) Modifique adequadamente os Caminhos de Dados, fornecidos nas folhas em anexo, dos MIPS Uniciclo E Multiciclo, de forma a implementar a detecção e tratamento da interrupção int0 e a instrução eret. (Não precisa implementar o coprocessador 0, apenas as funcionalidades básicas requeridas nesta questão)
- (1.5) Modifique adequadamente os Blocos Controladores, fornecidos nas folhas em anexo, dos MIPS Uniciclo, E Multiciclo, de forma a implementar a detecção e tratamento da interrupção int0 e a instrução eret.
- (1.0) Escreva, a partir do endereço 0x80000100, uma rotina para o tratamento desta interrupção int0 que retorne ao programa do usuário, nos registradores \$k0 e \$k1, os comandos recebidos dos controles A e B respectivamente, com os seguintes valores:

Direção:	Tiro=direção+0x01
Cima= 0x02	cima/direita=0x0A
Baixo=0x04	cima/esquerda= 0x12
Direita = 0x08	baixo/direita= 0x0C
Esquerda= 0x10	baixo/esquerda= 0x14

- (2.0) Escreva um programa exemplo que utilize o syscall PLOT, para plotar um pixel azul (jogador A) e um pixel vermelho (jogador B) nas respectivas posições (X,Y) na tela, movimentando-se sem deixar rastro de acordo com os comandos recebidos. Sempre que o botão de tiro estiver pressionado, o pixel deve se mover 2 vezes mais rápido.

Considere: Fundo branco homogêneo.

Tela com resolução de 320x240 pixels. Posição (0,0) corresponde ao canto inferior esquerdo.

Posições iniciais: jogador azul (80,60) jogador vermelho (240,180)

Não precisa verificar movimentação fora dos limites da tela.

O comando syscall automaticamente mascara a interrupção enquanto é executado.

Serviço	\$v0	Argumentos	Resultados
...
Plot	45	\$a0=X \$a1=Y \$a2=cor	Plota um pixel na posição (X,Y)=(\$a0,\$a1) com a cor \$a2
...

Paleta de cores de 3 bits BGR: 0-preto, 1-vermelho, 2-verde, 3-amarelo, 4-azul, 5-magenta, 6-ciano, 7-branco

2) (6.0) Considerando os seguintes tempos de atraso das unidades operativas do caminho de dados de uma CPU MIPS:

Unidade	Tempo
Operações lógicas com a ULA	100ps
Operações aritméticas com a ULA	150ps
Leitura/Escrita no Banco de Registradores	50ps
Leitura da memória cachê	300ps
Escrita na memória cachê	150ps

O sistema possui uma memória DRAM de 4GiB com tempo de acesso de 6ns, uma memória cache de instruções de 32kiB e uma memória cache de dados também de 32kiB. Considere que a taxa de acertos da memória de instruções é de 100%, e a taxa de acertos na memória de dados de 80%.

Com relação ao procedimento em Assembly MIPS dado, onde o label PROC corresponde ao endereço 0x00400000, sendo executado em *Modo Kernel*, e que só é concluído após a execução do jr \$ra, responda:

Obs.: beq e bne estão indicadas com argumentos \$rs,\$rt,deslocamento

a) (1.0) Para a implementação uniciclo, qual será a maior frequência de clock utilizável? Qual o tempo necessário para a execução deste procedimento?

b) (1.0) Para a implementação multiciclo vista em aula, qual será a maior frequência de clock utilizável? Qual o tempo necessário para a execução deste procedimento?

Obs.: Considere que o controle multiciclo possui um estado de espera para obter uma leitura/escrita da memória de dados em caso de falha da cache.


jr e bne necessitam 3 ciclos. lui e addi necessitam 4 ciclos.

c) (1.0) Qual o tempo de execução da implementação pipeline, se todos os hazards forem tratados apenas com inserção de bolhas? Indique no espaço reservado ao lado, o número de bolhas necessário (obs.: se não houver necessidade de bolha coloque 'zero'). Considere que os registradores podem ser lidos e escritos no mesmo ciclo, que o branch não é previsto e é avaliado na etapa MEM, e as instruções j, jal e jr necessitam 2 ciclos.


d) (1.0) Qual o tempo de execução para implementação em pipeline, se os hazards forem tratados eficientemente pelo processador com forwarding e/ou inserção de bolhas? Preencha o pipeline esquemático na folha em anexo indicando as instruções, bolhas e forwards necessários. Considere que os registradores podem ser escritos e lidos no mesmo ciclo, que o branch previsto como não tomado é avaliado na etapa ID, e as instruções j, jal e jr necessitam 2 ciclos.

No pipeline desconsidere o tempo de latência.

e) (2.0) Qual o endereço que a instrução jr \$ra é executada?





Boa Sorte!!!




Não precisa
do reg CAUSE

Instrução	RegDst	OrigALU	Mempara Reg	Escreve Reg	Le Mem	Escreve Mem	Branch
formato R	1	0	0	1	0	0	0
lw	0	1	1	1	1	0	0
sw	X	1	X	0	0	1	0
beq	X	0	X	0	0	0	1
ERET	X	X	X	0	0	0	0
INT	X	X	X	0	0	0	0

Instrução	ALUOp1	ALUOp0	ERET	ESCREVE REG	INT	RESET	
formato R	1	0	0	0	0	0	
lw	0	0	0	0	0	0	
sw	0	0	0	0	0	0	
beq	0	1	0	0	0	0	
ERET	0	0	1	0	0	0	
INT	0	0	0	1	1	1	











Universidade de Brasília





Departamento de Ciéncia da Computação

Disciplina: CIC 116394 – Organização e Arquitetura de Computadores
Prof. Marcus Vinicius Lamar





Nome: _____ Matrícula: _____









Nome: _____ Matrícula: _____








Nome: _____ Matrícula: _____







Nome: _____ Matrícula: _____








Nome: _____ Matrícula: _____








Nome: _____ Matrícula: _____








Nome: _____ Matrícula: _____





Nome: _____ Matrícula: _____



Nome: _____ Matrícula: _____



Nome: _____ Matrícula: _____



**2º PROVA
GABARITO**

1) Requerimentos:

- Detectar INT#

→ Receber sinal INT# na forma de máscara

→ mascaraar

→ definir formato dos dados no registrador

→ enviar sinal INT# mascarado p/ CONTROL

→ enviar endereço DX8000 0100 p/ PC

→ armazenar PC+4 no EPC

- instanciar ENET

→ bloco controlado por endereço OPCODE/FUNCT


→ armazenar em PC o valor de EPC

→ VER folhas em Anexo.

OBS: nos endereços DX6000 0000 e DX6000 0004

o processador acessa 2 registradores de 32 bits externos
e não a posição na memória.

Logo tem um circuito:



c) .TEXT

sw \$2END, 4(\$fp) # fp já deve estar com
addi \$at, \$zero, 1 o valor 0x6000 0000

LW \$K0, 0(\$fp)

P terá aí uma variável

SRL \$K1, \$K0, 26

resposta da logo é A³

andi \$K0, \$K0, 0x1F

resposta C³

sw \$at, 4(\$fp) # habilitar
eret

d)

.TEXT

la \$K0, 0x6000 0000

clmA: andi \$S4, \$K0, 2

li \$E0, 80

beq \$S4, \$ZER0, BAIXA

li \$S1, 60

add \$S1, \$S1, \$S3

li \$T0, 240

DIRA

li \$T1, 180

BAIXA: andi \$S4, \$K0, 4

beq \$S4, \$ZER0, DIRA

sub \$S1, \$S1, \$S3

LOOP: move \$a0, \$T0

DIRA: andi \$S4, \$K0, 8

move \$a1, \$T1

beq \$S4, \$ZER0, ESGA

li \$a2, 4

add \$S0, \$S0, \$S3

li \$v0, 45

JOGA

syscall

ESGA: andi \$S4, \$K0, 16

move \$t3, \$t0 / move \$t6, \$t1

beq \$S4, \$ZER0, JOG-B

move \$a0, \$S0

sub \$S0, \$S0, \$S3

move \$a1, \$S1

JOGB: igualar jogA

li \$a2, 1

trocar: \$S0 → \$T0

li \$v0, 45

\$S1 → \$T1

syscall

\$K0 → \$K1

move \$S5, \$S0 / move \$S6, \$S1

jogA: andi \$S3, \$K0, 1

LIMPA: move \$a0, \$T5

addi \$S3, \$S3, 1

move \$a1, \$T6

ajusta a velocidade

1 ou 2

li \$a2, 7

li \$v0, 45

syscall

```

move $a0, $55
move $a1, $56
li $a2, 7
li $v0, 45
syscall
j loop

```

2) O programa tem 2 loops

1º \$t1, 4 a 0 : repete 4x

2º \$t0, de 0x00400000 a 0x00400000 + 56
repete 14x

↳ copia as 14 instruções do programa
no endereço + 400 e executa de modo
dinâmico de lá

9) Un ciclio : instrução mais longa

↳ ERRO na cache c/ LOAD

$$T = 300p + 50p + 150p + 6000p + 50p$$

↓

100% acerto $T = 6550p \rightarrow f = 152,67 \text{ MHz}$
 Mem. instr

$$N^{\circ} \text{ ciclos} = 2 + 4 \times (3 + 14 \times 4 + 4) + 2 + 1 = 257$$

$$t = 257 \times 6550p = 1,683 \mu\text{s}$$

b) Multiciclo : Etapa + Larga

conos temos 1 estouro de espera p/ falhas

na cache →

temos $T = 300ps \rightarrow f = 3,33 \text{ GHz}$

↳ Custo penalidade = $\frac{6h}{300p} = 20 \text{ ciclos}$
 falha

LW + SW \Rightarrow 80% ACERTA

$$n^{\circ} \text{ ciclos} = 4+4+4 \times (4+3+4+14(\overbrace{5+4+4+3})+4+4+4+3)+4+3+3$$

Logo:

C/ ERRO na cache

$$n^{\circ} \text{ ciclos} = 4+4+4 \times (4+3+4+14 \times (\overbrace{9 \times 0,8 + 20 \times 0,2} + 4+3) + 4+4+4+3) + 4+3+3 = 1141,2$$

$$t = 1141,2 \times 300 \text{ p} = 342,36 \text{ ns} //$$

c) $T = 300 \text{ ns}$ // 80% acerto


$$n^{\circ} \text{ ciclos} = 2+\cancel{2}+4 \times (3+\cancel{5}+14 \times (\overbrace{4+7} + 4+\cancel{5}) + \cancel{2+3+1+1} + \cancel{2 \times 0,8 + 20 \times 0,2} + 2 \\ = 896,6$$

$$t = 896,6 \times 300 \text{ p} = 268,98 \text{ ns} //$$

d) $T = 300 \text{ ns}$

$$n^{\circ} \text{ ciclos} = 2+4 \times (3+\cancel{1}+\overbrace{14 \times (4+1)} - \cancel{1+4+1} + \cancel{2+1+1} + \cancel{2 \times 0,8 + 20 \times 0,2} + 2 \\ = 463,6$$

$$t = 463,6 \times 300 \text{ p} = 139,08 \text{ ns} //$$



Logo: C/ DEERRO de gravação executado

$$END = 0x0040\ 0000 + 1600 + 16$$

$$END = 0x0040\ 0650 \quad 1616 \rightarrow 0x650$$