Engenharia de Telecomunicações
Eletrônica Digital II

Prof. Roberto de Matos
roberto.matos@ifsc.edu.br

Circuitos Sequenciais – Extra

1. A partir das formas de onda abaixo, esboçar a saída para cada um dos componentes.

   a)



   b)



2. A partir das formas de onda abaixo, esboçar a saída para cada um dos componentes.



3. A partir do circuito abaixo, apresente os valores das saídas do registrador (`Q[2..0]` e `MAX`) ao longo do tempo.



a)



b)



4. Implemente um contador de 3 a 18 com pulso de máximo (18). Adicione um sinal de *reset* que garanta que a contagem sempre inicie em 3 e um sinal de "parar" que deve parar a contagem quando configurado em 1 e continuar caso contrário.

5. Considere o diagrama do circuito e a tabela de *delay* abaixo. Sendo T_{cq} e T_{setup} do *flip-flop* iguais a 1ns e 0.5ns, respectivamente, determine a taxa de clock mínima e máxima para M=32.



$$M = \lfloor log_2(N) \rfloor + 1$$

Width	VHDL operator									
	nand	xor	$>_a$	$>_d$	=	$+1_a$	$+1_d$	$+_a$	$+_d$	mux
					Area (gate count)					
8	8	22	25	68	26	27	33	51	118	21
16	16	44	52	102	51	55	73	101	265	42
32	32	85	105	211	102	113	153	203	437	85
64	64	171	212	398	204	227	313	405	755	171
					Delay (ns)					
8	0.1	0.4	4.0	1.9	1.0	2.4	1.5	4.2	3.2	0.3
16	0.1	0.4	8.6	3.7	1.7	5.5	3.3	8.2	5.5	0.3
32	0.1	0.4	17.6	6.7	1.8	11.6	7.5	16.2	11.1	0.3
64	0.1	0.4	35.7	14.3	2.2	24.0	15.7	32.2	22.9	0.3