论坛:www.openedv.com/forum.php

第二十五章 IP 核之双端口 RAM 实验

上一章我们学习了单端口 RAM 的概念以及 BMG IP 核配置成单端口 RAM 的方法,并成功实现了单端口 RAM 的读写操作,本章我们将带着大家继续学习双端口 RAM 的概念以及如何将 BMG IP 核配置成双端口 RAM,并对双端口 RAM 进行简单的读写测试。

本章包括以下几个部分:

- 25.1 RAM IP 核简介
- 25.2 实验任务
- 25.3 程序设计
- 25.4 下载验证
- 25.5 本章总结
- 25.6 拓展训练

论坛:www.openedv.com/forum.php

25.1 RAM IP 核简介

双端口 RAM 是指拥有两个读写端口的 RAM,有伪双端口 RAM(一个端口只能读,另一个端口只能写)和真双端口 RAM(两个端口都可以进行读写操作)之分。一般当我们需要同时对存储器进行读写操作时会使用到双端口 RAM,例如有一个 FIFO 存储器,我们需要同时对其进行数据的写入和读出,这时候就需要一个写端口和一个读端口了。接下来我们看下双端口 RAM 的框图。

在上一章中我们介绍过了单端口 RAM 的框图,本章将带着大家一起了解一下双端口 RAM 的框图,为了方便大家进行对比,这里我们将上一章介绍的单端口 RAM 的框图也展示出来,如下图所示:




图 25.1.1 单端口 RAM 框图

首先介绍的是简单双端口(也称为伪双端口)RAM,需要注意的是简单双端口 RAM 的端口 A 只能写不能读,端口 B 只能读不能写。BMG IP 核配置成简单双端口 RAM 的框图如下图所示。




图 25.1.2 简单(伪)双端口 RAM 框图

与单端口 RAM 不同的是,伪双端口 RAM 输入有两路时钟信号 CLKA/CLKB; 独立的两组地址信号 ADDRA/ADDRB; Port A 仅提供 DINA 写数据总线,作为数据的写入口; Port B 仅提供数据读的功能,读出的数据为 DOUTB。这里我们仅对新出现的信号进行讲解,其它信号在单端口 RAM 中已经讲解过了,其中不同端口的同名(同功能)信号以 A 和 B 做为区分,各个新端口(这些信号很少使用,我们一般不用关注)的功能描述如下:

INJECTSBITERR: Inject Single-Bit Error 的简写,即注入单 bit 错误,仅适用于 Xilinx Zynq-7000 和 7 系



论坛:www.openedv.com/forum.php

列芯片的 ECC 配置。

INJECTDBITERR: Inject Double-Bit Error 的简写,即注入双 bit 错误,同样仅适用于 Xilinx Zynq-7000和 7系列芯片的 ECC 配置。

SBITERR: Single-Bit Error 的简写,即单 bit 错误,标记内存中存在的单 bit 错误,该错误已在输出总线上自动更正。

DBITERR: Double-Bit Error 的简写,即双 bit 错误,标记内存中存在双 bit 错误,需要注意的是内置的 ECC 解码模块不能自动纠正双 bit 错误。

RDADDRECC: Read Address for ECC Error output 的简写,即读地址 ECC 错误输出,同样仅适用于 Xilinx Zynq-7000 和 7 系列芯片的 ECC 配置。

接着介绍一下真双端口 RAM,其两个端口(A 和 B)均可进行读/写操作。BMG IP 核配置成真双端口 RAM 的框图如下图所示。




图 25.1.3 真双端口 RAM 框图

真双端口 RAM 提供了两个独立的读写端口(A和B),既可以同时读,也可以同时写,也可以一个读一个写。通过框图对比可以发现,真双端口 RAM 只是将单端口 RAM 的所有信号做了一个复制处理,不同端口的同一信号以 A和 B作为区分,所以这里我们就不再赘述各个端口的功能了。

下方我们列出了三种静态 RAM 的端口对比表,让大家能更直观的看出各静态 RAM 的端口差异,其中"√"表示有,"×"表示无。



论坛:www.openedv.com/forum.php

表 25.1.1 静态RAM端口对比表

端口名	对应中文名		单端口 RAM	伪双端口 RAM	真双端口 RAM	
DINA	端口A写数据信号		√	√	√	
ADDRA	端口A地址信号		√	√	√	
WEA	端口A写使能信号	输入	√	√	√	
ENA	端口A端口使能信号	输入	√	√	√	
RSTA	端口A复位信号	输入	√	×	√	
REGCEA	端口A输出寄存器使能信号	输入	√	×	√	
CLKA	端口A时钟信号	输入	√	√	√	
DOUTA	端口A读数据信号	输出	√	×	√	
DINB	端口B写数据信号	输入	×	×	√	
ADDRB	端口B地址信号	输入	×	1	√	
WEB	端口B写使能信号	输入	×	×	√	
ENB	端口B端口使能信号	输入	×	√	√	
RSTB	端口B复位信号	输入	×	√	√	
REGCEB	端口B输出寄存器使能信号	输入	×	√	√	
CLKB	端口B时钟信号	输入	×	√	√	
DOUTB	端口B读数据信号	输出	×	√	√	
INJECTSBITERR	注入单bit错误	输入	×	√	×	
INJECTDBITERR	注入双bit错误	输入	×	√	×	
SBITERR	单bit纠错	输出	×	√	×	
DBITERR	双bit检错	输出	×	√	×	
RDADDRECC	读地址ECC错误输出	输出	×	√	×	

通过对比我们可以发现无论是哪种双端口 RAM, 其地址线、时钟线和使能线等控制信号都有两组, 所以双端口 RAM 可以实现在不同时钟域下的读/写, 且可以同时对不同的地址进行读/写, 这便大大提高了我们数据处理的灵活性。但是两组信号线也相应的加大了双端口 RAM 的使用难度, 因为端口使能, 读写使能, 地址和写数据等控制信号我们都需要分别给出两组, 这样才能驱使两个端口都处于我们需要的工作状态, 这里仅凭文字描述大家理解起来可能会有些吃力, 所以在稍后的小节中我们会结合波形图(图 25.3.9)进行更详细的讲解。

需要注意的是在伪双端口模式下我们需要避免读写冲突;在真双端口模式下我们需要避免读写冲突和



论坛:www.openedv.com/forum.php

写写冲突。下面我们分别看下读写冲突和写写冲突是什么。

1、读写冲突:即同时刻读写同一地址所出现的冲突,例如理论上我们已经向某个地址写入了新的数据,我们也希望可以同时读到这个地址内新写入的数据,但实际上,这个新数据还没有写入 RAM 中,所以我们读出来的可能是 RAM 默认值,或者是 RAM 该地址中上一次的值,这便是读写冲突。读写冲突示意图如下所示:




图 25.1.4 RAM 读写冲突示意图

由上图可知当发生读写冲突时,读优先的模式下读出的是读地址中存储的上一个数据;写优先模式时读出的是未知的数据"XX"。

2、写写冲突:表示两个端口写使能同时有效且写地址相同,此时需要关断一个写,把两个写端口都需要更新的值处理到一个写端口上。切记任何双端口 RAM 都不支持写写冲突。写写冲突示意图如下所示:





图 25.1.5 RAM 写写冲突示意图

由上图可知当发生写写冲突时,发生冲突的地址写入的是未知的数据"XX"。

综上可知,真双端口 RAM 的读写更为灵活,但相应的也更加难以驾驭,因为真双端口不仅需要考虑读写冲突,还要考虑写写冲突,而在大部分设计中我们用的都是伪双端口 RAM,所以本章我们以伪双端口 RAM 的读写为例,讲解一下如何避免程序中的读写冲突。一般发生读写冲突的时候,我们可以通过错开读写地址的方法来避免读写冲突,我们在本次实验中所使用的就是这种方法,在后文中会进行讲解;或者通过写穿通到读方法来处理冲突数据,这里我们简单做下讲解,如下图所示:



此时写数据寄存一拍赋值给读数据

图 25.1.6 RAM 读写冲突处理

从图中我们可以看出,Cycle 2 时,读和写地址不同,读可以正常读到数据,但是到 Cycle 3 时,读和写地址相同且读写都有效,此处如果不做特殊处理,那么读数据是无效的。需要我们把写数据寄存一拍同步到读侧,即把最新的写数据直接赋给读数据,这便是写穿通到读。

25.2 实验任务

本章实验任务是将 Xilinx BMG IP 核配置成一个同步的伪双端口 RAM 并对其进行读写操作,然后通过仿真观察波形是否正确,最后将设计下载到 FPGA 开发板中,并通过在线调试工具对实验结果进行观察。

25.3 程序设计

25.3.1 RAM IP 核配置

首先我们创建一个名为"ip_2port_ram"的空白工程,然后点击 Vivado 软件左侧"Flow Navigator"栏中的"IP Catalog",如下图所示:




图 25.3.1 点击 "IP Catalog"

在"IP Catalog"窗口的搜索栏中输入"Block Memory"关键字后,出现唯一匹配的"Block Memory Generator",如下图所示(图中出现的两个 IP 核为同一个 BMG IP 核):

论坛:www.openedv.com/forum.php




图 25.3.2 搜索栏中输入 "Block Memory" 关键字

双击 "Block Memory Generator"后弹出 IP 核的配置界面,接着我们就可以对 BMG IP 核进行配置了,"Basic"选项卡配置界面如下图所示。




图 25.3.3 "Basic"选项卡配置界面

最上面的 "Component Name"一栏可以设置该 IP 元件的名称,这里我们保持默认命名,当然也可以命



论坛:www.openedv.com/forum.php

名为其它方便自己一眼看出其功能的名称。

接着目光回到"Basic"选项卡上,该选项卡下各参数含义我们在上一章已经做过详细的讲解,本章就不再赘述了。因为本章是创建一个同步的伪双端口 RAM,所以"Memory Type(存储类型)"我们选择"Simple Dual Port RAM(伪双端口 RAM)",并勾选"Common Clock(同步时钟)"选项,其余设置保存默认即可。下面我们对"ECC Options"做一下扩充讲解,感兴趣的同学可以看一下。

当存储类型(Memory Type)设置为伪双端口时才可以用 ECC, ECC 的主要作用是单 bit 纠错和双 bit 检错,在启用后我们可以在写操作期间将单 bit(Single Bit Error Injection)或双 bit(Double Bit Error Injection)错误注入到指定位置。这里我们不需要注入错误码,所以保存默认选项"No ECC"即可。

接下来我们对"Port A Options"和"Port B Options"选项卡进行配置,如下图所示:




图 25.3.4 "Port A Options"选项卡配置界面




图 25.3.5 "Port B Options"选项卡配置界面



论坛:www.openedv.com/forum.php

"Port A Options"和 "Port B Options"选项卡下各参数含义在上一章中我们已经做过详细的讲解了,还不熟悉的同学可以回顾一下上一章的内容。

需要注意的是,只有端口 A 的写数据位宽和写深度是可以任意配置的。端口 B 的读数据位宽必须与端口 A 的写数据位宽存在比例关系(上一节中已讲解过支持的比例关系);端口 B 的读深度是当端口 A 的写数据位宽、端口 A 的写深度和对端口 B 的读数据位宽确定后,自动确定的。

接下来是"Other Options"选项卡,同上一章一样,该选项卡无需配置,保存默认即可。

最后一个是"Summary"选项卡,该界面显示了我们配置的存储器的类型,消耗的 BRAM 资源等信息,我们直接点击"OK"按钮完成 BMG IP 核的配置,如下图所示:




图 25.3.6 "Summary"界面

接着就弹出了"Generate Output Products"窗口,我们直接点击"Generate"即可,如下图所示:




图 25.3.7 "Generate Output Products" 窗口

接下来我们就可以开始编写代码来调用我们设置好的 IP 核了,有关代码部分的讲解,请看后续小

原子哥在线教学: www.yuanzige.com 节的内容。

论坛:www.openedv.com/forum.php

25.3.2 顶层模块设计

本次实验的目的是为了将 Xilinx BMG IP 核配置成一个伪双端口 RAM 并对其进行读写操作,因此可以给模块命名为 ip_2port_ram。因为伪双端口的数据线,地址线及其他信号线都是相互独立的,所以这里我们将读写分为两个子模块,分别命名为 ram_rd(读模块)和 ram_wr(写模块);系统时钟和系统复位信号大家已经很熟悉了,这里就不再多讲了;本次的实验结果我们仍是通过在线调试工具进行观察,所以没有需要输出到 IO 上的信号。由上述分析我们可以画出一个大致的模块框图,如下图所示:




图 25.3.8 模块框图与端口

模块端口与功能描述如下表所示:

表 25.3.1 ip_2port_ram模块端口与功能描述

信号名	位宽	方向	端口说明
sys_clk	1	输入	系统时钟,50MHz
sys_rst_n	1	输入	系统复位按键,低电平有效

绘制波形图

首先我们梳理一下顶层模块中各个信号的波形变化。因为本次实验中的信号皆为内部信号,所以为了方便区分,我们用绿色标记端口 A(写端口)相关的信号名,用红色标记端口 B(读端口)的信号名,用蓝色标记两个端口之间的交互信号。这里我们以读写 64 个(0~63)数据为例,绘制出如下波形图:




图 25.3.9 顶层模块信号波形图

由上图可以看出,除了和伪双端口有关的信号外,我们还引入了一个读启动信号(rd_flag),该信号的作用是错开两个端口的启动时间,以此达到错开读写地址,防止读写冲突的目的。

回到波形图上,为了能读出有效数据,我们先使能了端口 A,因为端口 A 只能进行写操作,且我们也



论坛:www.openedv.com/forum.php

需要它一直向 RAM 中写入数据,所以当端口 A 使能后,我们就一直拉高 WEA 信号,让其一直处于写状态,并从 0 开始累加地址,向 $0\sim63$ 地址中循环写入数据。当写完一半的数据时,我们通过拉高 rd_flag 信号来使能端口 B,让端口 B 开始工作,并从 0 地址开始循环读出 $0\sim63$ 地址内存储的数据。因为启动两个端口的时间存在误差,且读写的时钟速率相同,所以读写地址就会相应的错开,以此达到避免读写冲突的目的。

这里有几点需要大家注意:

- 1、伪双端 RAM 时,因为端口 A 只能写不能读,所以 WEA 可以理解为端口 A 的写使能信号(高有效)。
- 2、哪怕我们只错开一个地址,也是可以避免读写冲突的,这里我们在写完一半的数据时拉高 rd_flag 信号,只是为了方便我们进行观察而多错开了一些地址而已。
 - 3、端口B只能读,其没有像WEA一样的读写使能信号,所以当端口使能后,便一直处于读状态。

编写代码

因为本次实验除了调用 BMG IP 核外还需要例化一个读模块(ram_rd)和一个写模块(ram_wr),所以我们需要创建一个顶层模块来例化 IP 核与读/写模块,这里我们可以将顶层模块命名为 ip_2port_ram,代码如下:

```
module ip 2port ram(
2
     input
                        , //系统时钟
               sys_clk
3
                          //系统复位,低电平有效
     input
               sys rst n
4
     );
5
6 //wire define
                ram wr en ; //端口A使能
7 wire
8 wire
                ram_wr_we ; //ram 端口 A 写使能
                ram rd en ; //端口B使能
9 wire
10 wire
                rd flag
                        : //读启动标志
11 wire
         [5:0] ram wr addr; //ram 写地址
                ram wr data; //ram 写数据
12 wire
         [7:0]
                ram rd addr; //ram 读地址
13 wire
         [5:0]
14 wire
         [7:0]
                ram rd data; //ram 读数据
15
16 //*******************
                      main code
18 //***************
19
20 //RAM 写模块
21 ram wr u ram wr (
22
     .clk
                  (sys clk
                           ),
23
                  (sys rst n ),
     .rst n
24
                  (rd flag
25
     .rd flag
                          ),
26
                  (ram_wr_en ),
     .ram_wr_en
27
                  (ram wr we),
     .ram wr we
28
     .ram wr addr
                  (ram wr addr),
```



```
原子哥在线教学: www.yuanzige.com
                                                           论坛:www.openedv.com/forum.php
29
       .ram_wr_data
                      (ram_wr_data)
      ):
31
32 //简单双端口 RAM
33 blk_mem_gen_0 u_blk_mem_gen_0 (
             (sys clk
                       ), // input wire clka
34
     .clka
             (ram wr en ), // input wire ena
     . ena
36
     . wea
             (ram_wr_we ), // input wire [0 : 0] wea
             (ram_wr_addr), // input wire [5 : 0] addra
37
     .addra
             (ram wr data), // input wire [7:0] dina
38
     .dina
39
     .clkb
             (sys clk
                        ), // input wire clkb
             (ram_rd_en ), // input wire enb
40
     . enb
     .addrb (ram_rd_addr), // input wire [5 : 0] addrb
41
42
     .doutb
             (ram_rd_data) // output wire [7 : 0] doutb
43);
44
45 //RAM 读模块
46 ram_rd u_ram_rd(
47
      .clk
                      (sys clk
                                 ),
48
       .rst n
                      (sys_rst_n),
49
      .rd_flag
                      (rd_flag
                                 ),
51
      .ram rd en
                      (ram rd en ),
      .ram_rd_addr
                      (ram_rd_addr),
       .ram rd data
                      (ram_rd_data)
54
      );
56 endmodule
```

可以看出 ip_2port_ram 顶层模块只是例化了 IP 核(blk_mem_gen_0)、读模块(ram_rd)和写模块(ram_wr),其中写模块负责产生 RAM IP 核写操作所需的所有数据、地址、写使能信号以及启动读模块的标志信号(rd_flag);读模块负责产生 RAM IP 核读操作所需的地址,并将读出的数据也连接至读模块。

25.3.3 RAM 写模块设计

首先介绍下 RAM 写模块的设计,在 RAM 写模块中,我们的输入信号主要有系统时钟信号和系统复位信号;输出有控制写 RAM 所需的 ram_wr_en(写端口使能)、ram_wr_we(写使能)、ram_wr_addr(写地址)和 ram_wr_data(写数据)这四个信号,以及控制读模块启动 rd_flag(读启动)信号。由上述分析绘制出如下图所示的模块框图:

论坛:www.openedv.com/forum.php




图 25.3.10 RAM 写模块框图

模块端口与功能描述如下表所示:

表 25.3.2 ram_wr模块端口与功能描述

信号名	位宽	方向	端口说明
clk	1	输入	系统时钟,50MHz
rst_n	1	输入	系统复位按键, 低电平有效
ram_wr_en	1	输出	ram写端口使能信号,高有效
ram_wr_we	1	输出	ram写使能信号,高有效
ram_wr_addr	8	输出	ram写地址
ram_wr_data	8	输出	ram写数据
rd_flag	1	输出	读启动信号,高有效

绘制波形图

在编写代码前,我们先大致梳理一下模块的端口时序,并绘制出如下波形图:




图 25.3.11 RAM 写模块波形图

因为我们需要一直向 RAM 中写入数据,所以当复位结束后,我们就将 ram_wr_en(写端口使能)和 ram_wr_we(ram 写使能)一直置为高。当写使能拉高后,写地址一直在 0~63 之间循环计数,并向对应的 RAM 地址中写入数据,当写地址第一次计数到 31 时,将 rd_flag 信号拉高并保持,以启动读模块进行读操作。



论坛:www.openedv.com/forum.php

代码编写

ram wr 模块用于产生 RAM 写操作所需的信号以及读启动信号,其代码如下所示:

```
module ram wr (
2
                               , //时钟信号
      input
                     c1k
3
                               , //复位信号, 低电平有效
      input
                     rst n
4
5
     //RAM 写端口操作
6
      output
                    ram_wr_we
                               , //ram 写使能
                               , //端口使能
7
      output reg
                    ram_wr_en
                               , //读启动信号
8
      output reg
                    rd flag
9
      output reg [5:0] ram wr addr , //ram 写地址
               [7:0] ram_wr_data //ram 写数据
10
      output
11);
12
13 //****************
                       main code
15 //***************
16
17 //ram wr we 为高电平表示写数据
18 assign ram_wr_we = ram_wr_en ;
19
20 //写数据与写地址相同,因位宽不等,所以高位补 0
21 assign ram_wr_data = {2'b0, ram_wr_addr};
22
23 //控制 RAM 使能信号
24 always @(posedge clk or negedge rst_n) begin
25
      if(!rst n)
26
         ram_wr_en <= 1'b0;
27
      else
28
         ram wr en \langle = 1'b1;
29 end
31 //写地址信号 范围:0~63
32 always @(posedge clk or negedge rst_n) begin
      if(!rst n)
         ram_wr_addr <= 6' d0;
34
      else if (ram wr addr < 6' d63 && ram wr we)
36
         ram_wr_addr <= ram_wr_addr + 1'b1;</pre>
37
      else
38
         ram_wr_addr <= 6' d0;
39 end
40
```



```
论坛:www.openedv.com/forum.php
```

```
41 //当写入 32 个数据(0^{31})后,拉高读启动信号
42 always @(posedge clk or negedge rst n) begin
43
      if(!rst n)
          rd flag <= 1'b0;
44
45
      else if (ram wr addr == 6'd31)
          rd flag <= 1'b1;
46
47
      else
48
          rd_flag <= rd_flag;
49 end
51 endmodule
```

因为写模块要循环向 ram 的 $0\sim63$ 地址中写入数据,所以当写端口使能后,写使能信号就一直为高,如代码第 18 行所示。

当写使能信号拉高后,写地址就会在 $0\sim63$ 之间循环计数(如代码第 $32\sim39$ 行所示),并向 RAM 中写入相应的数据(如代码第 21 行所示)。

在第 42~49 行代码中,为了避免读写冲突,我们引入了读启动信号(rd_flag),当地址第一次计数到 31 时,拉高 rd_flag 信号,使读模块开始工作,这样做就可以将读地址和写地址错开,防止在同一时刻对 同一地址进行读和写。

25.3.4 RAM 读模块设计

首先介绍下 RAM 读模块的设计,在 RAM 读模块中,我们的输入信号主要有系统时钟信号、系统复位信号、从 RAM 中读出的数据(ram_rd_data)以及我们自己定义的读启动标志信号(rd_flag);输出有控制读 RAM 所需的 ram_rd_en(读端口使能)和 ram_rd_addr(读地址)这两个信号。由上述分析绘制出如下图所示的模块框图:




图 25.3.12 RAM 读模块框图

模块端口与功能描述如下表所示:

论坛:www.openedv.com/forum.php

表 25.3.3 ram_rd模块端口与功能描述

信号名	位宽	方向	端口说明				
clk	1	输入	系统时钟,50MHz				
rst_n	1	输入	系统复位按键, 低电平有效				
rd_flag	1	输入	读启动标志,高有效				
ram_rd_data	8	输入	ram读数据				
ram_rd_en	1	输出	ram读端口使能信号,高有效				
ram_rd_addr	8	输出	ram读地址				

绘制波形图

在编写代码前,我们先大致梳理一下模块的端口时序,并绘制出如下波形图:




图 25.3.13 RAM 读模块波形图

因为我们需要一直从 RAM 中读出数据,所以当复位结束且读启动信号拉高后,我们就将 ram_rd_en(读端口使能)一直置为高。当读端口使能后,读地址就会一直在 0~63 之间循环计数,并读出对应 RAM 地址中的数据,需要注意的是读数据的输出会比读地址晚一个时钟周期。

代码编写

ram rd 模块用于产生 RAM 读操作所需的信号,并接引从 RAM 中读出的数据,其代码如下所示:

```
module ram rd(
2
                           //时钟信号
     input
                 c1k
                            //复位信号,低电平有效
3
    input
                 rst n
4
    //RAM 读端口操作
                          //读启动标志
6
     input
                 rd flag
                           //ram 读数据
7
     input
             [7:0] ram rd data,
8
                 ram_rd_en , //端口使能
     output
9
     output reg [5:0] ram_rd_addr
                            //ram 读地址
10);
11 //****************
12 //**
                   main code
13 //******************
15 //控制 RAM 使能信号
```



```
原子哥在线教学: www.yuanzige.com
                                                           论坛:www.openedv.com/forum.php
16 assign ram_rd_en = rd_flag;
17
18 //读地址信号 范围:0~63
19 always @(posedge clk or negedge rst n) begin
20
      if(!rst n)
21
          ram rd addr <= 6'd0;
22
      else if (ram rd addr < 6' d63 && ram rd en)
23
          ram_rd_addr <= ram_rd_addr + 1'b1;</pre>
24
       else
25
          ram rd addr <= 6' d0;
26 end
27
28 endmodule
```

如代码第 16 行所示,当读启动信号拉高后,读端口将被使能;当读端口使能后,读地址会在 0~63 之间循环计算,从而读出对应 RAM 地址中的数据(如代码第 18~26 行)。

25.3.5 仿真验证

编写 TB 文件

我们接下来先对代码进行仿真,因为本章实验我们只有系统时钟和系统复位这两个输入信号,所以仿真文件也只需要编写这两个信号的激励即可,TestBench 代码如下:

```
1 `timescale lns / lps //仿真单位/仿真精度
2
3 module tb_ip_2port_ram();
4
5 //parameter define
6 parameter CLK PERIOD = 20; //时钟周期 20ns
8 //reg define
9 reg
         sys_clk;
10 reg
         sys rst n;
11
12 //信号初始化
13 initial begin
14
     sys c1k = 1'b0;
15
     sys_rst_n = 1'b0;
16
      #200
    sys_rst_n = 1'b1;
17
18 end
19
20 //产生时钟
21 always #(CLK_PERIOD/2) sys_clk = ~sys_clk;
22
```



仿真验证

通过仿真我们得到了以下波形图:




图 25.3.14 双端口 RAM 仿真波形图 1

可以看出在写入一定的数据后,读启动信号(rd_flag)被拉高,这时候读端口才被使能(即ram_rd_en 拉高),此后读模块开始读出 ram 中的数据。

接着我们展开波形图看一下细节,如下图所示:




图 25.3.15 双端口 RAM 仿真波形图 2

由上图可知,ram_wr_we 信号拉高,说明此时是对 ram 进行写操作。ram_wr_we 信号拉高之后,地址和数据都是从 0 开始累加,也就说当 ram 地址为 0 时,写入的数据也是 0;当 ram 地址为 1 时,写入的数据也是 1。当地址为 32 时,读启动信号(rd_flag)被拉高,此时将读端口使能,开始读出 ram 中的数据,这里大家可能会有一个疑惑,明明我们代码中是在写地址计数到 31 的时候给 rd_flag 赋值为 1(即拉高)的,但是仿真结果为什么是在 32 的时候才拉高呢?这是因为在时序逻辑中,rd_flag 的赋值是在写地址计数到 31 时的下一个时钟信号的上升沿完成的,所以我们在仿真中看到的结果就是在写地址为 32 时,rd_flag 才被拉高。

我们接着看后续的波形,如下图所示:




图 25.3.16 双端口 RAM 仿真波形图 3



论坛:www.openedv.com/forum.php

由上图可知,经过 rd_flag 将读写地址错开后,写端口和读端口在同时对 ram 进行相应的操作,并没有发生读写冲突的情况,且读操作和写操作恒定相差 32 个地址。

由仿真分析可知我们不仅成功实现了双端口 ram 的读写功能,还有效避免了读写冲突的问题。

25.4 下载验证

引脚约束

在仿真验证完成后,接下来对引脚进行分配,并上板验证。本实验中,系统时钟、按键复位的管脚分配如下表所示:

表 25.4.1 IP核之双端口RAM实验管脚分配

信号名	方向	管脚	端口说明	电平标准
sys_clk	input	U18	系统时钟,50MHz	LVCMOS33
sys_rst_n	input	N16	系统复位按键,低电平有效	LVCMOS33

对应的 XDC 约束语句如下所示:

set_property -dict {PACKAGE_PIN U18 IOSTANDARD LVCMOS33} [get_ports sys_c1k]
set property -dict {PACKAGE PIN N16 IOSTANDARD LVCMOS33} [get ports sys rst n]

Vivado 软件中 IO Planning 界面如下图所示:

Scalar ports (2)													
ys_clk y y y y y y y y y y y y y	IN	U18	~	~	34	LVCMOS33*	*	3.300		NONE	~	NONE	~
sys_rst_n	IN	N16	~	~	35	LVCMOS33*	*	3.300		NONE	~	NONE	~

图 25.4.1 IO Planning 引脚约束界面

添加 ila IP 核进行在线调试

接下来添加 ILA IP 核,将 ram_wr_en(1 位)、ram_wr_we(1 位)、ram_rd_en(1 位)、rd_flag(1 位)、ram_wr_addr(6 位)、ram_wr_data(8 位)、ram_rd_addr(6 位)和 ram_rd_data(8 位)信号添加至观察列表中,添加 ILA IP 核的方法这里不再赘述,本例程是将 ILA 例化在了项层模块(ip_2port_ram)中,例化代码如下所示:

```
ila_0 u_ila_0 (
    .clk (sys_clk ), // input wire clk

.probe0 (ram_wr_en ), // input wire [0:0] probe0
.probe1 (ram_wr_we ), // input wire [0:0] probe1
.probe2 (ram_rd_en ), // input wire [0:0] probe2
.probe3 (rd_flag ), // input wire [0:0] probe3
.probe4 (ram_wr_addr), // input wire [5:0] probe4
.probe5 (ram_wr_data), // input wire [7:0] probe5
.probe6 (ram_rd_addr), // input wire [5:0] probe6
.probe7 (ram_rd_data) // input wire [7:0] probe7
);
```

上板验证

编译工程并生成比特流文件后,将下载器一端连接电脑,另一端与开发板上的 JTAG 下载口连接,连接

论坛:www.openedv.com/forum.php

电源线,并打开开发板的电源开关。

点击 Vivado 左侧 "Flow Navigator"窗口最下面的"Open Hardware Manager",如果此时 Vivado 软件识别到了下载器,则点击"Hardware"窗口中"Progam Device",在弹出的界面中选择"Program"下载程序。

双端口 ram 的读写在 ILA 中观察到的波形如下图所示:




图 25.4.2 ILA 波形图 1




图 25.4.3 ILA 波形图 2



图 25.4.4 ILA 波形图 3

由在线调试观察可知,上板验证结果与仿真结果是一致的,写端口和读端口能够同时对 ram 进行相应的操作,且没有发生读写冲突现象,至此说明了 IP 核之双端口 RAM 实验验证成功。

25.5 本章总结

本章节我们主要讲解了双端口 RAM 的概念,使用场景,读写冲突处理,也介绍了 Vivado 软件中如何将 BGM IP 核配置成伪双端口 RAM 的方法,并通过错时的方法避免了双端口 RAM 发生读写冲突的情况。

25.6 拓展训练

经过两章的学习,我们已经学会了单端口 RAM 和伪双端口 RAM 配置和使用,如果想要检验自己的学习成功的话,大家不妨挑战一下真双端口 RAM 配置和使用,这里我们绘制了一个程序框图供大家参

②正点原子

原子哥在线教学: www.yuanzige.com

考,如下图所示:

论坛:www.openedv.com/forum.php




图 25.6.1 模块框图与端口

框图中 ram_rw_a 为端口 A 的读写模块, ram_rw_b 为端口 B 的读写模块,其余模块和信号大家应该已经很熟悉了,这里就不再多说了。

有了框图后,再为大家提供一个思路:在简介中我们提到过真双端口 RAM 只是将单端口 RAM 的所有信号做了一个加倍处理,所以这里两个读写模块也可以理解为两个单端口 RAM,但是为了避免读写冲突和写写冲突,这两个模块并不完全一样,所以不能通过例化两次单端口实验中的读写模块来完成,而是要对其稍作修改,编写为两个机制不同的读写模块。

举个例子:假如我们两个端口的读写数据位宽(8 位)和深度(32)都相同,那么我们可以做一个能够计数到 32(0~31)的计数器,当计数器范围在 0~15 时,端口 A 向 0~15 地址中写入数据,端口 B 向 16~31 地址中写入数据;当计数器范围在 16~31 时,端口 A 从 16~31 地址中读出数据,端口 B 从 0~15 地址中读出数据,这么做便避免了两个端口之间的读写冲突和写写冲突。

当然并不是只有上述的一种思路,如果大家有其他更好的思路也不妨自己尝试看看。