[1]專題名稱

中文專題：基於片上行緩衝與 Look-Ahead 資料重用之雙時脈 AXI4-Stream LBP 處理器設計

英文專題：A Dual-Clock AXI4-Stream LBP Processor Using On-Chip Line Buffer and Look-Ahead Data Reuse

[2]全新設計或改版說明

此案件為全新設計。

[3]原理及架構說明

[3-1] LBP 運算原理

本設計為一個支援 AXI4-Stream 介面的 Local Binary Pattern 處理器，輸入影像大小為 128×128，每個像素為 8-bit 灰階資料。影像依 raster-scan 順序逐列輸入，電路對每個像素的 3×3 鄰域進行比較，並產生對應的 8-bit LBP 結果。

計算時以中央像素g_c為基準，將八個鄰近像素g_p分別與g_c比較。當$g_p \geq g_c$時，對應位元為 1，否則為 0：

$$\mathrm{LBP}(x,y) = \sum_{p=0}^{7} u\left(g_p - g_c\right)2^p$$


對應的位元排列：

TL LBP[0]	T LBP[1]	TR LBP[2]
L LBP[3]	C	R LBP[4]
BL LBP[5]	B LBP[6]	BR LBP[7]

LBP 由 bit 7 至 bit 0 依序代表 BR、B、BL、R、L、TR、T 及 TL。影像最外圍的像素缺少完整 3×3 鄰域，對應結果固定輸出 0，使輸入與輸出均維持 16384 筆資料。

[3-2]雙時脈資料流

輸入及輸出使用 8-bit AXI4-Stream 介面，aclk 為 66.67 MHz；LBP 核心使用 200 MHz 的 cclk。兩個 clock 為 1:3 related-clock 的關係。輸入及輸出端各配置一組 4-entry elastic buffer，用於隔離 AXI handshake 與核心內部的運算排程，順便吸收 1:3 同步時鐘微小的相位差。本設計未使用 Async FIFO。



圖一、雙時脈 AXI4-Stream LBP 處理器資料流

輸入像素先在 aclk domain 完成 TVALID/TREADY handshake，再寫入 4×9-bit input buffer。每筆資料包含 8-bit 像素及 1-bit TLAST。cclk domain 在指標顯示 buffer 非空時取出 token，配合片上 136×16-bit RF 取得跨列資料並執行 Look-Ahead 運算。結果以{TLAST, LBP[7:0]}寫入 4-entry output buffer，再由 aclk domain 依 TVALID/TREADY 規則送出。


當 m_axis_tready 為 0 時，output buffer 保留已完成的 payload；buffer 接近滿載後，核心停止提交新結果，backpressure 再傳回輸入端並拉低 s_axis_tready。因此資料只在兩端 handshake 成立時前進，stall 期間的 TDATA 與 TLAST 保持不變。

[3-3] Look-Ahead 運算排程與資料復用

一般 LBP 運算通常先收集中心像素周圍完整的 3×3 鄰域，再對八個鄰近像素進行比較。本設計則利用影像依 raster scan 順序輸入的特性，採用 Look-Ahead 排程方式，不等待完整 3×3 window 就緒，而是在新像素到達時，將該像素同時視為數個相鄰中心像素的未來鄰點，逐步完成各中心像素的 LBP 結果。

假設當前 AXI 輸入像素為 g[n]。本次運算所需的新下方像素直接使用目前輸入 g[n]；上方像素 g[n−256]與新的右側像素 g[n−127]則由 136×16-bit Line Buffer 取得。新的右側像素先進入 right_value，之後隨 pixel token 推進依序成為 next、

curr 與 prev，因此目前中心像素並非每次重新由 RF 讀取，而是由先前 Look-Ahead 取得的像素持續復用。對三個相鄰候選中心而言，同一個上方像素分別對應 TR、T 與 TL，同一個目前輸入則分別對應 BR、B 與 BL；水平方向只需對新形成的相鄰像素關係補上 L 與 R 即可完成 8 個鄰近像素。




圖二、不考慮 MEM 下的 Look-Ahead 三階段排程與資料復用

為了配合 Single port 的限制，採用 Odd/Even 排程，Line Buffer 的資料寬度為 16 bit，每個 word 以{odd_pixel, even_pixel}保存兩個水平方向相鄰的 8-bit 像素。偶數欄 token 先暫存於 even_pixel，並利用單埠 RF 安排 RIGHT pair 讀取；下一個奇數欄 token 到來後，再將{odd, even}一次寫回 Line Buffer，並於後續 phase 安排 UP pair 讀取。一次 RIGHT read 與一次 UP read 皆可同時取得兩個 byte，分別供連續的 even 與 odd token 使用，因此每兩筆輸入只需完成一次 RIGHT read、一次 UP read 及一次 pair write。

每個 pixel token 以 ST_READY、ST_PHASE1 及 ST_PHASE2 三個 200 MHz cclk 週期處理。ST_READY 接受新 token、建立 RIGHT／UP／DOWN 比較器的部分結果，並推進候選中心與 partial LBP result；ST_PHASE1 合併 RIGHT 與 UP 比較，ST_PHASE2 再合併 DOWN 比較。三個 5 ns 核心週期共 15 ns，對應 66.67 MHz aclk 的一個傳輸週期；在輸出端無 backpressure 時，核心可每三個 cclk 持續接受一筆新的輸入像素。


[4]設計流程



圖三、設計流程圖

[5]電路詳圖

[5-1]系統方塊圖



圖四、系統方塊圖

[5-2]輸入輸出介面

Signal group	Signal	I/O	Width
Clock	aclk	I	1
	cclk	I	1
Reset	aresetn	I	1
	cresetn	I	1
AXI input	s_axis_tvalid	I	1
	s_axis_tready	O	1
	s_axis_tdata	I	8
	s_axis_tlast	I	1
AXI output	m_axis_tvalid	O	1
	m_axis_tready	I	1
	m_axis_tdata	O	8
	m_axis_tlast	O	1

表一、輸入/輸出訊號

[5-3] Partial LBP result 與 Comparator pipeline

Partial LBP result 以 next_lbp、curr_lbp 及 prev_lbp 三組 8-bit 暫存器保存，並與候選中心一起隨 token 向前傳遞。新的中心在當前 token 完成後進入 next_lbp，取得 TL、L 與 BL；下一筆 token 到達後移至 curr_lbp，保留既有位元並加入 T、R 與 B；再下一筆 token 移至 prev_lbp，最後補上 TR 與 BR 後完成 8-bit LBP。

暫存階段	階段新增位元	作用
next_lbp	TL、L、BL	新候選中心的初始部分結果
curr_lbp	T、R、B	候選前移後保留既有位元並加入中間方向結果
prev_lbp	TR、BR	補上最後兩個方向，完成 8-bit LBP 並等待輸出

表二、Partial LBP 暫存階段與新增位元

為提升至 200 MHz，8-bit 無號比較拆成 high-nibble 與 low-nibble 兩級判斷：$hi_gt \vee (hi_eq \wedge lo_ge)$。ST_READY 只暫存 hi_gt、hi_eq 與 lo_ge 等短路徑結果，ST_PHASE1 及 ST_PHASE2 再依 RIGHT、UP、DOWN 方向合併並更新 LBP 位元，避免完整 8-bit 比較、鄰域選擇與多組 register 更新形成 critical path。

[5-4] Line Buffer 與 Command pipeline

Line Buffer 以 pair_write_ptr、right_pair_ptr 及 up_pair_ptr 三組 modulo-136 指標管理同一顆 Register File；三者保持固定相對距離並在 odd pair 完成寫入後同步前進。由於每個 word 同時保存 even 與 odd 兩個像素，RIGHT 與 UP 各只需每兩個 token 讀取一次。RF 的 A、CEN、WEN 與 D 由 rf_cmd_*_pre registers 直接驅動，命令在前一個 cclk edge 先行準備，於下一個 cclk edge 由 RF 取樣，使 memory input 具有約一個完整 5 ns 核心週期的 setup 時間，並將位址產生與 backpressure 判斷從 RF setup 路徑中切開。

RF command 採一級 pipeline，於前一個 cclk edge 先註冊 A/CEN/WEN/D，下一個 edge 才由 single-port RF 取樣。對偶數欄 token，ST_READY 準備 RIGHT pair read，RF 於 ST_PHASE1 edge 執行 read，讀回的 16-bit pair 於 ST_PHASE2 擷取；low byte 先成為下一個 odd token 使用的 right_value，high byte 暫存後再供下一個 even token 使用。偶數欄所需的 UP 則來自前一個 odd token 已完成的 UP pair read：low byte 直接作為本 token 的 UP，high byte 同步存入 up_odd_cache 供下一個 odd token 使用。對奇數欄 token，ST_READY 準備{odd, even} pair write，ST_PHASE1 edge 完成 write 並同時準備 UP pair read，ST_PHASE2 edge 再執行 UP read。如此每兩個 pixel 只需一次 RIGHT read、一次 UP read 及一次 pair write，即可在單埠限制下持續供應 Look-Ahead 運算。

[6]模擬結果

[6-1] Pre-layout 與 Post-layout Gate-level Simulation

```
----------------------------------------------------

START!!! Simulation Start .....

----------------------------------------------------

Output pixel: 0 ~           0 are correct!

Output pixel: 0 ~        1000 are correct!

Output pixel: 0 ~        2000 are correct!

Output pixel: 0 ~        3000 are correct!

Output pixel: 0 ~        4000 are correct!

Output pixel: 0 ~        5000 are correct!

Output pixel: 0 ~        6000 are correct!

Output pixel: 0 ~        7000 are correct!

Output pixel: 0 ~        8000 are correct!

Output pixel: 0 ~        9000 are correct!

Output pixel: 0 ~       10000 are correct!

Output pixel: 0 ~       11000 are correct!

Output pixel: 0 ~       12000 are correct!

Output pixel: 0 ~       13000 are correct!

Output pixel: 0 ~       14000 are correct!

Output pixel: 0 ~       15000 are correct!

Output pixel: 0 ~       16000 are correct!

Output pixel: 0 ~       16383 are correct!


----------------------------------------------------

Congratulations! All data have been generated successfully!

------------------------PASS------------------------

$finish called from file "../../tb/iccontest/testfixture.v", line 129.
$finish at simulation time            247825000
```

圖五、VCS pre-layout gate-level simulation 結果訊息



圖六、Pre-layout gate-level simulation 波形

```
----------------------------------------------------

START!!! Simulation Start .....

----------------------------------------------------

Output pixel: 0 ~           0 are correct!

Output pixel: 0 ~        1000 are correct!

Output pixel: 0 ~        2000 are correct!

Output pixel: 0 ~        3000 are correct!

Output pixel: 0 ~        4000 are correct!

Output pixel: 0 ~        5000 are correct!

Output pixel: 0 ~        6000 are correct!

Output pixel: 0 ~        7000 are correct!

Output pixel: 0 ~        8000 are correct!

Output pixel: 0 ~        9000 are correct!

Output pixel: 0 ~       10000 are correct!

Output pixel: 0 ~       11000 are correct!

Output pixel: 0 ~       12000 are correct!

Output pixel: 0 ~       13000 are correct!

Output pixel: 0 ~       14000 are correct!

Output pixel: 0 ~       15000 are correct!

Output pixel: 0 ~       16000 are correct!

Output pixel: 0 ~       16383 are correct!


----------------------------------------------------

Congratulations! All data have been generated successfully!

-------------------------PASS-------------------------

$finish called from file "../../tb/iccontest/testfixture.v", line 129.
$finish at simulation time             247840000
```

圖七、VCS post-layout gate-level simulation 結果訊息



圖八、Post-layout gate-level simulation 波形

Pre-layout 與 post-layout gate-level simulation 皆使用 VCS 執行，輸入與輸出分別以 66.67 MHz aclk 及 200 MHz cclk 運作。Testbench 依 AXI handshake 送入 128×128 影像，並將每筆有效輸出與預期 LBP 結果比對；兩種模擬均完成 16384

筆資料，未發現資料遺失、重複或 TLAST 位置錯誤。Post-layout simulation 進一步加入佈局後 SDF 延遲，用以確認 clock tree、繞線及 Register File timing 加入後，電路功能仍與 pre-layout 結果一致。

```
Static entries in elaborated design under "testfixture.LBP.TOP":
        Annotated by SDF "../../../LBP_Chip_Result/CHIP_vcs.sdf":

        No. of Pathdelays   = 3758  Annotated = 100.00%
        No. of Tchecks      = 2581  Annotated = 100.00%

                                        Total           Annotated          Percentage
        IOPATH                           3758                3758              100.00%
        INTERCONNECT                       --                3218                  --

        Path Delays Summary of above

        SETUPHOLD                         902                 902              100.00%
        WIDTH                             776                 776              100.00%
        PERIOD                              1                   1              100.00%

        Timing checks Summary of above


OverAll Static entries in elaborated design:
        No. of Pathdelays   = 3758  Annotated = 100.00%
        No. of Tchecks      = 2581  Annotated = 100.00%

                                        Total           Annotated          Percentage
        IOPATH                           3758                3758              100.00%
        INTERCONNECT                       --                3218                  --

        Path Delays Summary of above

        SETUPHOLD                         902                 902              100.00%
        WIDTH                             776                 776              100.00%
        PERIOD                              1                   1              100.00%

        Timing checks Summary of above
```

圖九、SDF Annotate Information

[6-2]靜態時序分析

Static Timing Analysis 採用 OCV analysis mode，並對共同 clock path 啟用 CPPR。

Delay corner	**Voltage / Temperature**	**Early derate**	**Late derate**
DC_max	1.62 V / 125°C	0.9	1.0
DC_min	1.98 V / −40°C	1.0	1.1
CPPR	Both setup and hold	Enabled	Enabled

表三、OCV 分析條件

Start clock	**End clock / check**	**Slack**	**Result**
cclk	cclk setup	+0.031 ns	MET
aclk	cclk	+2.962 ns	MET
cclk	aclk	+3.079 ns	MET
aclk	aclk	+1.209 ns	MET

表四、不同 clock domain 之間的 setup WNS


[6-3] Power 與 IR Drop 分析

採用 IC Contest testbench 產生的 fsdb 作為 switch activity，annotation coverage: 1254/1254（100%），結果如下表所示。

項目	功率	比例
Internal power	29.5442 mW	63.5415%
Switching power	16.9426 mW	36.4390%
Leakage power	0.00907 mW	0.0195%
Total power	46.4959 mW	100%

表五、Innovus 功耗分析結果

IR drop 的 threshold 為 VDD 1.71, VSS 0.09。圖中 VDD IR-drop 色階最高約 1.286 mV，低於 90 mV 門檻。



圖十、Innovus Power Rail Plot 與 IR Drop 分析結果


[6-4]面積結果

Region	Area (μm²)	Percentage of Chip Area
Entire Chip	608,584.904	100.00%
I/O and Physical Pads	440,388.800	72.36%
Power Ring	72,024.000	11.83%
Register File	41,826.082	6.87%
Control and Computation Logic	29,219.098	4.80%

表六、Design Compiler 與 Innovus 面積結果

[7]量測考量

預計使用台灣半導體研究中心所提供的『ADVANTEST V93000 PS1600 自動測試系統』來做晶片量測。



圖十一、量測流程圖

[8]佈局驗證結果錯誤說明

DRC 驗證結果

DRC-OK

a. DRC rule：

各項錯誤皆為 TSRI 允許忽略之項目（I/O PAD、via 與 density 相關）。


b. DRC rule：Antenna

OK


LVS 驗證結果

LVS-OK

[9]佈局平面圖



[10]打線圖



腳位名稱說明							
1	ipad_cresetn	11	CORE_VDD2	21	opad_m_data3	31	CORE_VDD1
2	IO_POC	12	IO_VSS3	22	IO_VDD2	32	CORE_VSS1
3	IO_VDD4	13	IO_VDD3	23	opad_m_data4	33	ipad_s_data5
4	opad_s_ready	14	opad_m_valid	24	opad_m_data5	34	ipad_s_data6
5	ipad_s_valid	15	ipad_m_ready	25	IO_VSS1	35	ipad_s_data7
6	ipad_s_data0	16	opad_m_last	26	opad_m_data6	36	ipad_aresetn
7	ipad_s_data1	17	opad_m_data0	27	opad_m_data7	37	ipad_aclk
8	ipad_s_data2	18	opad_m_data1	28	IO_VDD1	38	IO_VSS5
9	ipad_s_last	19	opad_m_data2	29	ipad_s_data3	39	IO_VSS4
10	CORE_VSS2	20	IO_VSS2	30	ipad_s_data4	40	ipad_cclk

[11]預計規格表

Specification	Spec.	Pre-sim	Post-sim
Power Supply (V)	1.8V	1.8V	1.8V
Core Clock Frequency (MHz)	200	200	200
AXI Clock Frequency (MHz)	66.67	66.67	66.67
Throughput (pixels/s)	≥ 37.125M	1ppc @ aclk (66.67M)	1ppc @ aclk (66.67M)
Resolution	128 × 128	128 × 128	
Pixel Format	Mono8	Mono8	
Total Pins	≤ 40	40	
On Chip Memory	≥ 258 Byte	272 Byte	
Chip size (mm^2)	≤ 1.2 × 1.2	0.78 × 0.78	

[12]參考文獻

[1] 台灣半導體研究中心，〈T18 可允許之 DRC 錯誤列表〉，Update 2024/04/15，內部技術文件。

[2] TSMC, "TPZ973GV Release Note," Version 280A，製程設計文件。

[3] TSMC, "Universal Standard I/O Library General Application Note," Version 1.80, 2005，製程設計文件。

[4] 台灣半導體研究中心，〈0.18 µm TSMC/Arm Design Kit Memory 使用注意事項〉，內部技術文件。

[5] TSMC, "0.18 µm CMOS Logic/MS/RF and 0.16/0.152 µm CMOS Logic/MS Design Rule," Version 2.15_5，製程設計文件。

[6] 2016 IC Design Contest，〈Preliminary B 組－大學／研究所類標準元件數位電路設計：Local Binary Patterns〉，競賽題目規格。

[7] Arm Ltd., "AMBA AXI-Stream Protocol Specification," Document IHI 0051B，公開協定規格。

[8] 台灣半導體研究中心，〈EDA Cloud Cell-Based Flow 使用說明〉，內部技術文件。

[9] 台灣半導體研究中心，〈Cell-Base IC Physical Design and Verification with Innovus, Lab: ADFP－TSMC 16 nm〉，2026 Summer，課程教材。

[10] 台灣半導體研究中心，〈Cell-Based IC Physical Design and Verification with Innovus〉，2024 Summer，課程教材。

[11] 台灣半導體研究中心，〈Logic Synthesis with Design Compiler〉，2026 Summer，課程教材。