# מטלה מסכמת - קורס VHDL: תכנון מכפל סידרתי סנכרוני

#### :מבוא

מטלה זו נועדה לבחון את הבנתכם בתכנון מערכות ספרתיות באמצעות VHDL, תוך התמקדות בתכנון מכפל סידרתי סנכרוני. המכפל יבצע כפל של שני ערכים בני 4 ביט כל אחד (נכפל A וכופל B). המטלה כוללת תכנון מודול הבקרה (CU) ומודול הביצוע (OU) של המערכת, והטמעתם ב-VHDL.

#### תיאור המערכת:

המכפל הסידרתי הסנכרוני מבצע את הפעולות הבאות:

- 1. שמירת הנכפל והכופל באוגרים.
- 2. חישוב תוצאת ביניים (PP partial products) על ידי הכפלת הנכפל בביט התורני (משמאל לימין) של הכופל.
  - 3. צבירת תוצאת הביניים בצובר (accumulator). ערך הצובר בסיום התהליך הוא התוצאה הסופית P.
    - 4. הזזה של הנכפל ביט אחד שמאלה, והזזה של הכופל ביט אחד ימינה.
    - 5. בדיקת תנאי סיום: אם הכופל שווה ל-0, התהליך מסתיים; אחרת, חוזרים לשלב 2.

שיטה זו דורשת ביצוע N מחזורי חישוב/צבירה/הזזה עבור אופרנדים בני N ביט, או לחלופין, בדיקה מתמדת של הכופל, וכאשר הכופל שווה ל-0 לאחר הזזה, זהו הסיום.

#### דוגמת ביצוע:

 $B = 11_d = 1011_b$  והכופל A =  $11_d = 1011_b$  נדגים את פעולת המכפל עבור נכפל

## .1 אתחול:

- . אוגר RA בגודל אוגר אבויה). אינת הנכפל  $A=1011_b$  לאוגר  $A=1011_b$ 
  - .טעינת הכופל B = 1011 $_{\rm b}$  לאוגר B בגודל ביט.  $_{\odot}$ 
    - .RA = 00001011, RB = 1011 :סצב האוגרים  $\circ$

#### :1 איטרציה 2

- o הביט הימני ביותר של RB הוא '1'. ס
  - PP = 00001011 :PP → ס חישוב
- P = 0001011 :P לצובר PP סבירת P = 0001011 :P ס
- RA = 00010110 :RA שמאלה של ה
  - RB = 0101 :RB ס הזזה ימינה של

.0 אינו RB אינו ⊙

#### **:2.** איטרציה 3

- הוא '1'. RB הוא '1'. ∘ הביט הימני ביותר של
- P = .00100001 :P לצובר PP → .00100001 :P
- RA = 00101100 :RA הזזה שמאלה של ⊙
  - o הזזה ימינה של RB = 0010 :RB
    - .0 אינו RB אינו ⊙

#### **:3** איטרציה 4

- .'0' הביט הימני ביותר של RB הוא '0'. ∘
  - o חישוב PP = 000000000 :PP ס חישוב
- P = 00100001P :P לצובר PP סבירת P = 00100001P :P ס
- RA = 01011000 :RA ס הזזה שמאלה של
  - RB = 0001 :RB ∘ ס הזזה ימינה של
    - .0 אינו RB אינו ⊙

### **.5** איטרציה 4:

- .'1' הביט הימני ביותר של RB הוא  $^{\prime}$ 1'.
- $PP = .01011000^{31} = PP : PP = .01011000^{31}$
- P = 01111001 :P לצובר PP ס צבירת O
- RA = 10110000 :RA ס הזזה שמאלה של
  - o הזזה ימינה של RB = 0000 :RB
- o תנאי סיום: RB שווה ל-0. הפעולה מסתיימת. ○

 $.(121=11\times11$ , ו- $121_d$  (שהוא P=01111001<sub>b</sub>). ו- $121\times11=121$ ).

לשם המחשה, ניתן לראות את סיכום תוצאות הביניים והסכום הסופי:

#### מבנה המערכת:

מהתיאור המילולי, המשמש אותנו כדרישת המערכת, נעבור לבניית מודל המערכת ברמת הפשטה RTL. נעשה זאת על פי הגישה שכבר הוצגה, חלוקת המערכת לשתי יחידות - בקרה והביצוע.

המערכת מחולקת לשתי יחידות עיקריות:

- יחידת בקרה (CU Control Unit): אחראית על ניהול רצף הפעולות.
- יחידת ביצוע (OU Operational Unit): מבצעת את הפעולות האריתמטיות והלוגיות.

הנתונים (A ו-B) נטענים ליחידת הביצוע, והתוצאה (P) מתקבלת ממנה. הבקשה לתחילת עבודה (start) והודעת סיום (done) קשורות ליחידת הבקרה.

#### תזמון אותות חיצוניים:


נתחיל מהגדרת מילות הבקרה והסטטוס.

מילת הבקרה של המערכת כוללת 4 ביט ומורכבת מהאותות:

- והמשמש לטעינת האוגרים בערכי הנכפל והכופל. load
  - shift enable המשמש להזזת הכופל והנכפל
  - המשמש לאיפוס הצובר בתחילת העבודה clear
    - done המודיע על סיום

מילת הסטטוס תכלול שני ביט: start - המתקבל מהסביבה החיצונית, ו- end המודיע ליחידת הבקרה על סיום.

תזמון האותות החיצוניים מוצג באיור 5:




איור 5: תזמון אותות חיצוניים

#### מבנה המערכת הכולל:

מודל המערכת לפי גישה זו מוצג באיור 6.

במסגרת המקווקוות נמצאת יחידת הביצוע ובצד שמאל יחידת הבקרה.



איור 6: מודל המערכת הכולל (CU-i OU)

## רכיבי יחידת הביצוע (OU):

ביחידת ביצוע מתבצעות הפעולות הבסיסיות: חישוב תוצאת ביניים, צבירה של תוצאת ביניים, הזזה של הנכפל שמאלה ושל הכופל ימינה, בדיקת סיום.

מפעולות אלו נגזרים מבני החומרה הבסיסיים הנדרשים.

### מבנים אלה הם:

- אוגר אוגר הזזה עם טעינה מקבילית, להזזה שמאלה (לנכפל). 8 ביט, אוגר הזזה עם טעינה מקבילית, להזזה שמאלה
  - אוגר אוגר הזזה עם טעינה מקבילית, להזזה ימינה (לכופל). אוגר הדוה ימינה (לכופל).
    - צובר (Accumulator): 8 ביט, עם יכולת אתחול.
    - **משווה (EQZ):** 4 ביט, בודק שוויון ל-0 (עבור RB).

## אותות בקרה וסטטוס:

נתחיל מהגדרת מילות הבקרה והסטטוס.

• מילות בקרה (מיקרו-פקודות - Y<sub>i</sub>):

מילת הבקרה של מערכת זו כוללת 4 ביט. המיקרו-פעולות לפי שמם הפורמלי, השמות הנמצאים בשימוש במערכת ומשמעותם המערכתית מרוכזים בטבלה.

תכלית	שם במעגל	מיקרו-פקודה
RB-טעינת אוגרי הזהה	Load	<b>y</b> 1
RB-ו RA אפשור הוזה של אוגרים	shift_enable	<b>y</b> 2
P איפוס הצובר	Clear	<b>y</b> 3
הודעת סיום הפעולה	Done	<b>y</b> 4

טבלה 1: מילות בקרה (מיקרו-פקודות)

רשימת כל המיקרו-פקודות והרכבן ממיקרו-פעולות מופיעה בטבלה 2. טבלה זו כולל גם את המיקרו-פקודה Y<sub>0</sub> המזוהה עם אי עשייה.

	מיקרו-פעולות					
	<b>y</b> <sub>4</sub>	<b>y</b> <sub>3</sub>	<b>y</b> <sub>2</sub>	<b>y</b> <sub>1</sub>	מיקרו-פקודה	
	0	0	0	0	$Y_0$	
	0	1	0	1	Y <sub>1</sub>	
	0	0	1	0	<b>Y</b> <sub>2</sub>	
	1	0	-	0	<b>Y</b> <sub>3</sub>	
_						

טבלה 2: הרכב המיקרו-פקודות

ניתן לראות חפיפה מלאה בין שתי מיקרו-פעולות  $Y_1$  ו- $Y_2$ . על כן, הוחלט להחליפן במיקרו-פעולה אחת,  $Y_1$  המקבלת את השם  $load\_clear$  ומשמשת לטעינת האוגרים ואיפוס הצובר בו זמנית. כלומר, במקום  $load\_clear$  את השם  $load\_clear$  בטבלה  $load\_Y_1$  (load) load) בטבלה load, בטבלה load (load) load בטבלה load (load) load מצביע על load load load load load בטבלה load load

## • מילות סטטוס (X<sub>i</sub>):

מילת הסטטוס תכלול שני ביט. מילת סטטוס ומרכביה מופיעים בטבלה 3.

תכלית	שם במעגל	ביט הסטטוס
תחילת הפעולה	start	<b>X</b> <sub>1</sub>
זיהוי הסיום	end	<b>X</b> <sub>2</sub>

טבלה 3: מילות סטטוס


יחידת הבקרה היא זו שמתקשרת עם הסביבה החיצונית. היא אחראית על ביצוע הפעולה עם קבלת אות דת הבקרה היא זו שמתקשרת עם הסביבה החיצונית. היא אחראית על ביצוע הפעולה עם ידי האות start, טעינת האוגרים על ידי האות load\_clear (שילוב של clear), והודעה כלפי חוץ על סיום shift\_enable, אתחול הצובר על ידי האות clear (שילוב של odne), והודעה בלפי חוץ על סיום הפעולה באמצעות האות done העולה ל-'1' למחזור שעון אחד. אות end (מילת סטטוס 2x) מתקבל מיחידת הבקרה.

## תרשים ASM של יחידת הבקרה (CU):

רצף המיקרו-פקודות ומעבר ביניהן כתלות בביטי מילת הסטטוס מוצג בתרשים זרימה פורמלי המכונה ASM (Algorithmic State Machine).


בבניית תרשים זרימה כ-ASM יש שימוש ב-3 צורות:

- אליפסה (Begin/End): מייצג קודקודי התחלה והסוף (איור a7).
- מעוין (X<sub>i</sub>): מייצג קודקוד בדיקה (איור b7). בקודקוד זה נבדק משתנה אחד ממילת הסטטוס וממנו שתי יציאות: אחת כאשר המשתנה הנבדק שווה ל-1 (אמת), השנייה (עם סימן שלילה) מזוהה עם משתנה הנבדק השווה ל-0 (שקר).
  - מלבן (**Y**<sub>i</sub>): מייצג קודקוד ביצוע (איור c7). קודקוד הביצוע מייצג מיקרו-פקודה אותה יש לבצע כאשר מתקיימים התנאים המובילים אליו.



איור 7: צורות בסיסיות של תרשים ASM (a) קודקודי התחלה וסיום, (b) קודקוד בדיקה, (c) קודקוד ביצוע

תרשים זרימה חייב לכלול לפחות מסלול אחד המוביל מקדקוד Begin לקדקוד מוסכם, שבהגעה לקודקוד End מתבצע מעבר אוטומטי לקודקוד Begin. תרשים הזרימה של יחידת הבקרה של המכפל מוצג באיור 8.



איור 8: תרשים זרימה (ASM) של יחידת הבקרה של המכפל

## :המטלה

## 1. מודול יחידת ביצוע (OU) ב-VHDL

- .∨HDL- תכננו את מודול יחידת הביצוע (OU) ב-OHDL.
  - ס המודול יכלול:
  - אוגר RA בגודל 8 ביט. ■
  - אוגר RB בגודל 4 ביט. ■
  - צובר (Accumulator) בגודל 8 ביט.
    - תשווה לבדיקת RB = 0 (EQZ). •
- .RB בהתבסס על הביט הימני ביותר של PP (partial product ) לוגיקה לחישוב
- o ו-shift\_enable המגיעים מה-shift\_enable ו-load\_clear המגיעים מה-shift\_enable המודול מגיב בראוי לאותות הבקרה (אותות shift\_enable) ומפיק את אות הסטטוס (end) ואת התוצאה הסופית (P).
  - . (כופל, 4 ביט) את א (נכפל, 4 ביט) ואת (כופל, 4 ביט).  $\circ$

# 2. מודול יחידת בקרה (CU) ב-VHDL:

- כמכונת (CU) ב-VHDL, תוך שימוש בתרשים ה-ASM (איור 8) כמכונת (CU) מצבים (FSM). מצבים (FSM).
- אנים על ידי המיקרו-פקודות  $Y_0$  המודול יכלול את המצבים המתוארים בתרשים ה-ASM (המיוצגים על ידי המיקרו-פקודות  $Y_1$ ,  $Y_2$ ,  $Y_3$ ,  $Y_2$ ,  $Y_3$ ,  $Y_2$ ,  $Y_3$ ,  $Y_3$ ,  $Y_4$ ,  $Y_5$ 
  - ומפיק את (end) והפנימיים (start) ודאו כי המודול מגיב כראוי לאותות הסטטוס החיצוניים (done ,shift\_enable, load\_clear) אותות הבקרה (load\_clear), אותות הבקרה (done ,shift\_enable, load\_clear)
    - one צריך לעלות ל-'1' למחזור שעון אחד בלבד בסיום הפעולה. ס

### 3. אינטגרציה ובדיקה:

- שלבו את שני המודולים (CU ו-OU) למערכת אחת שלמה.
  - כתבו Test Bench מתאים לבדיקת המערכת.
- הריצו סימולציה עבור 5 זוגות קלטים, לדוגמה  $A = 1011_b$  ו-  $A = 1011_b$  (כפי שהוצג בדוגמת הריצו סימולציה עבור 5 זוגות הסופית P ואת רצף אותות הבקרה והסטטוס לאורך הסימולציה.
  - הסבירו בקצרה את פעולת המערכת והציגו את התוצאות של הסימולציה.

#### דרישות הגשה:

- עבור מודול יחידת הביצוע (OU).
- עבור מודול יחידת הבקרה (CU).
- עבור המערכת המשולבת (Top Level).
  - .Test Bench- עבור א VHDL קובץ
  - מסמך קצר (עד 2 עמודים) שיבלול:
  - הסבר על התכנון של כל אחד מהמודולים.
- בילומי מסך מתוצאות הסימולציה המציגים את פעולת המערכת ואת התוצאה הסופית.
  - . כיתוח קצר של התוצאות והסבר על תקינות הפעולה. ⊙
  - סרטון של עד 15 דקות המסביר בפירוט את הקוד שכתבתם ואת תוצאות הסימולציה.

#### מבנה הציון:

המטלה תדורג במספר רמות, המאפשרות לכם להרחיב את הידע והמימוש מעבר לדרישות הבסיסיות:

#### עד 80 נקודות) ●

עבור מימוש מלא ותקין של כל הדרישות שהוגדרו בסעיפים 1-3 במטלה (מודול יחידת ביצוע (OU), מודול יחידת בקרה (CU), אינטגרציה ובדיקה), כפי שתוארו עד כה, תהיה זכאות לציון מקסימלי של 80 נקודות.

## • הרחבה אופציונלית א' (עד 90 נקודות)

## Radix-4 (Booth's Algorithm):ס למידה עצמית ומימוש של מבפל

- סטודנטים שיבחרו להרחיב את המטלה ולממש מכפל בשיטת Radix-4 (לדוגמה, אלגוריתם בות') יוכלו לקבל ציון מקסימלי של 90 נקודות.
- ההרחבה דורשת למידה עצמית של עקרונות Radix-4 וכיצד הוא שונה מהגישה הסידרתית הפשוטה.
- יש להציג את התכנון (מודול CU ו CU-מעודכנים או חדשים, במידת הצורך) ולהדגים ב ב Test Bench-את תקינות הפעולה עבור מספר דוגמאות.

## • הרחבה אופציונלית ב' (עד 100 נקודות)

## Radix-16: למידה עצמית ומימוש של מכפל

- סטודנטים שיבחרו לאתגר את עצמם ולממש מכפל בשיטת Radix-16 יוכלו לקבל ציון
  מקסימלי של 100 נקודות.
  - ויישומם במעגל. Radix-16 ויישומם במעגל.
  - יש להציג את התכנון ולהדגים ב Test Bench את תקינות הפעולה עבור מספר דוגמאות.

**הערה חשובה :**בחירה בהרחבות האופציונליות אינה מבטלת את דרישות הבסיס, אלא מוסיפה עליהן. תכנון בסיסי חלקי/לא תקין, גם אם מלווה בניסיון למימוש הרחבות, לא יקנה ציון גבוה. ההרחבות מיועדות לסטודנטים המעוניינים להעמיק ולהצטיין מעבר לדרישות המינימום.

# עבודה נעימה ובהצלחה!