VCSEL'li hesaplayıcı ve Fotonik Hızlandırıcı V2

Ticarileşmiş VCSEL'li hesaplayıcı yok, bu yüzden yaptığın dokümandaki gibi W=2b-1 kodlaması, offset-binary aktivasyon ve FPGA'da y = (2P - Su) - z(2B-N) düzeltmesi ile negatif ağırlığı optik olmadan çözmen akademik olarak da yeni.

860M parametreli UNet mimarisinde, optik hesaplamaya uygun olmayan Attention blokları dijital tarafta bırakılmıştır. Kalan 3.35 gb'lık diffusion_pytorch_model.safetensors dosyası,

Sd15-Resblock-To-Image-1bit-Raw.py dosyasındaki kodlama ile 537.497.856 parametrelik konvolüsyon ağırlıkları 1-bit (ikili) olarak nicemlenmiş ve 23184 × 23184 piksel çözünürlüklü, tek kanallı, 1-bit, sd15_resblock_weights_1bit_raw.tiff dosyasına kodlanmıştır.

(piksel başına bir ağırlık; sıkıştırmasız 537.497.856 bit = 67,19 MB ≈ 64,07 MiB, TIFF başlığı hariç). Fotonik vektör-matris çarpımı için UNet, ResBlock seviyesindeki konvolüsyon katmanlarına ayrıştırılmıştır.

Görüntü üretimi, hızlı sonuç için LCM ile 4 adımda yapılır. Bu nedenle UNet geçişi toplam 4 kez tekrarlanır. Bu, prompt girişinden görselin oluşmasına kadar geçen sürenin büyük kısmıdır.

Dijital kısımlar (text_encoder, attention, VAE) ekran kartında toplam yaklaşık 1 saniye ekler.


V2 değişikliği: dedektör SFH2704 yerine FDS025 (Thorlabs, Si PIN, Ø0,25 mm); 120 VCSEL'in ışığı mikrolens plakasıyla FDS025 çipine toplanır; flaş süresi 100 ns'den 25 ns'ye (40 MSPS ADC) iner. Prompt girişinden görsele süre yaklaşık 23,3 dk'dan yaklaşık 5,8 dk'ya düşer. Yeni değerler tasarım hesabıdır; 940 nm kuyruğu, VCSEL katkı eşitliği ve SDRAM yükü ölçülerek doğrulanmalıdır (bkz. Optik toplama ve Riskler).

Bileşen listesi


Bileşen	Adet
PLPVYL1 940A_E-940 nm VCSEL	240 adet
SN74LXC8T245-Q1	30 adet
FDS025 (Thorlabs, Si PIN, Ø0,25 mm)	2 adet
Mikrolens plakası (10×12, 1 mm adım, f≈25 mm)	2 adet
3 eksenli mikro-ayarlı tutucu (dedektör için)	2 adet
OPA858 TIA	2 adet
AD9226 (12 bit ADC, 40 MSPS)	2 adet
iCE40HX8K-CT256	2 adet
512 Mbit SDR SDRAM (IS42S16320)	2 adet
FT232H (USB HS)	2 adet
Işık borusu (opsiyonel, V2 optiğinde gerekmez)	2 adet

Bileşen Görselleri


PLPVYL1 940A_E-940 nm VCSEL




SN74LXC8T245-Q1-VCSEL




FDS025 (Thorlabs)




OPA858 TIA





AD9226 (12 bit ADC)






İCE40HX8K-CT256



SDRAM (IS42S16320)




FT232H (USB HS)



Figure 1 – UM232H USB to Serial/FIFO Development Module

1.1 FT232H

Işık borusu



Zamanlama hesabı: 240 VCSEL (2 kanal × 120), flaş başına 25 ns
Giriş aktivasyonu 4 bit (16 seviye) olduğu için her katman girişi 4 bit-plane (8-4-2-1) halinde VCSEL'lerin ON/OFF anahtarlanmasıyla optik yola verilir. Ağırlık 1 bit olduğundan VCSEL_i = W_i · x_i(bit). Bir flaşta 120 VCSEL aynı anda yanar, FDS025 (mikrolens plakası üzerinden) toplam ışığı okur: bir flaş = 120 bit-MAC.
Kabuller: 64×64 latent (512×512 görüntü), her ağırlık bulunduğu seviyenin tüm çıkış pozisyonlarında kullanılır; flaş başına 25 ns (40 MSPS ADC; FDS025 yükselme/düşme 47 ps / 246 ps, 850 nm; 940 nm kuyruğu FPGA'da bir önceki örnekten çıkarılacak, katsayı ölçülecek, V1'de SFH2704 için %3,6 idi); 2 kanal tam paralel.

Büyüklük	Değer
ResBlock konvolüsyon MAC (bir UNet geçişi)	$\approx 2{,}092 \times 10^{11}$
Bit-plane sayısı	4
Bir flaştaki işlem	120 bit-MAC
Toplam flaş (bir geçiş)	$2{,}092\times10^{11} \times 4 \div 120 = 6{,}973 \times 10^{9}$
Kanal başına flaş (2 kanal)	$3{,}486 \times 10^{9}$
Flaş başına süre	25 ns

Sonuç: Flaş (vuruş) başına 25 ns, 2 paralel kanal ve 4 bit-plane ile bir UNet geçişi yaklaşık 87 saniye (1,45 dakika), 4 adımda toplam yaklaşık 349 saniye = 5,8 dakikadır. Dijital kısımlar (text_encoder, attention, VAE) yaklaşık 1 saniye ekler; prompt girişinden görsele toplam yaklaşık 5,8 dakika (V1: 23,3 dakika).

Çözünürlük seviyesine göre dağılım (bir geçiş, 2 kanal):

Seviye	MAC ($\times10^9$)	Süre (s)	4 adımda (dk)
64×64	70,98	29,6	1,97
32×32	68,05	28,4	1,89
16×16	52,53	21,9	1,46
8×8	17,62	7,3	0,49
Toplam	209,18	87,2	5,81

Süre formülü (4 adım): $t = 3{,}34 \times 10^{12} \times T \div V$. V = toplam VCSEL sayısı, T = flaş süresi. Örnek: V = 120, T = 25 ns → 11,6 dk (tek kart); V = 240, T = 25 ns → 5,8 dk (V1: V = 240, T = 100 ns → 23,2 dk).
Optik toplama (V2): mikrolens plakası + FDS025
V1'de SFH2704 (1,51 mm² alan, 47 ns yükselme / 67 ns düşme) flaş süresini 100 ns'ye bağlıyordu. V2'de dedektör FDS025'tir: Si PIN, Ø0,25 mm çip, top lensli TO-46, 47 ps / 246 ps yükselme/düşme (850 nm, 5 V, 50 Ω), 0,94 pF. Dedektör artık sınırlayıcı değildir; ancak çip alanı SFH2704'ün yaklaşık 31'de biri olduğundan 120 VCSEL'in ışığı lensle ~0,1 mm'lik bir noktaya toplanmalıdır.
Düzen (kanal başına): 120 VCSEL 10 × 12 ızgarada 2 mm adımla dizilir (merkezden merkeze

yaklaşık 18 × 22 mm). VCSEL düzlemi ile dedektör arası 100 mm; mikrolens plakası tam ortada (50 mm). Plakada 10 × 12 lenslet, 1 mm adım (VCSEL adımının yarısı), f ≈ 25 mm (silikada R ≈ 11 mm). Her lenslet, kendi VCSEL'ini dedektöre birleştiren doğrunun ortasında durur ve VCSEL'i dedektöre 1:1 (ters) görüntüler (nesne ve görüntü mesafesi 2f = 50 mm). 120 görüntü FDS025 çipi üzerinde üst üste biner. Güç bol olduğu için toplama verimi bilinçli olarak düşük tutulur; bu hizalama toleransını rahatlatır.

Büyüklük	Değer	Not
VCSEL optik gücü / ışın açısı	11 mW (15 mA, tipik) / 18°	PLPVYL1 datasheet
Lenslet açıklığı, VCSEL uzaklığı	1 mm, 50 mm	katı açı ≈ $3{,}1 \times 10^{-4}$ sr
Ortalama ışık şiddeti	≈ 37 mW/sr	11 mW ÷ 0,30 sr, 18° yarı açılı düzgün koni varsayımı
VCSEL başına toplanan güç	≈ 11 µW (≈ %0,1)	
Foto-akım	≈ 3,45 µA / VCSEL; 120 VCSEL ≈ 0,42 mA	0,3 A/W varsayımı, 940 nm eğrisinden teyit edilecek
TIA geri besleme direnci	Rf ≈ 3,6 kΩ	≈ 12,4 mV / VCSEL; tam skala ≈ 1,5 V
ADC (12 bit, 2 Vpp)	≈ 25 LSB / VCSEL	V1: 34 LSB
Görüntü nokta çapı	≈ 60–120 µm	Airy yarıçapı 1,22·λ·f/D ≈ 29 µm + kaynak boyutu ve kusurlar
Hizalama payı	≈ ±60 µm	çip Ø250 µm; her VCSEL görüntüsü için

TIA ve gürültü (tahmin): OPA858 (GBW ≈ 5,5 GHz), Rf = 3,6 kΩ ve girişte ≈ 2,5 pF toplam kapasitansla −3 dB bandı yaklaşık 200–300 MHz olur; 25 ns'lik flaşta yerleşme için yeterlidir. Rf termal gürültüsü ≈ 2,1 pA/√Hz, 50 MHz gürültü bandında ≈ 15 nA rms; op-amp gürültüsü dahil toplam < 50 nA rms (tahmin), bu da 3,45 µA'lık bir VCSEL adımına göre SNR ≈ 70 demektir.
Zamanlama: flaş 25 ns = 40 MHz ADC saati (AD9226 en çok 65 MSPS çalışır; V1'deki 10 MSPS bir üst sınır değildi). VCSEL kapılama darbesi, ADC örnekleme anına göre iCE40HX8K PLL'iyle (örn. 160 MHz yardımcı saat) fazlanır; örnek flaşın son 3–5 ns'sinde alınır. VCSEL + SN74LXC8T245 kenar süresi ve yerleşmesi incelediğim PLPVYL1 datasheet bölümünde bulunamadı, tek VCSEL ile ölçülecektir.
Kalibrasyon ve katkı eşitliği: dedektör çipi küçük olduğu için her VCSEL'in katkısı hizalamaya bağlıdır (SFH2704'ün büyük alanı bunu gizliyordu). Her VCSEL tek tek yakılıp ADC'den okunur (kanal başına 120 ölçüm), VCSEL başına seri direnç (E96) ile katkılar eşitlenir; hedef ±%3. Hata modeli: $\sigma(P_k) \approx \sigma_u \cdot \sqrt{N_{on}}$, $N_{on} \approx 60$; $\sigma_u = \%3$ için ≈ 0,23 VCSEL-adımı. $y = 2 \cdot \Sigma\, 2^k \cdot P_k$ olduğundan parça başına y hatası ≈ 2·√(1+4+16+64)·0,23 ≈ 4 birim RMS olur. Bunun SD1.5 görüntü kalitesine etkisi gürültü enjeksiyonlu PyTorch simülasyonuyla doğrulanmalıdır.

Flaş süresine göre toplam süre (V = 240, 4 adım)

Flaş T	ADC saati	4 adımda süre	Sınırlayıcı
100 ns	10 MSPS	23,2 dk	V1 (SFH2704)
50 ns	20 MSPS	11,6 dk	SDRAM %38
30 ns	33 MSPS	7,0 dk	SDRAM %63 (yedek hedef)
25 ns	40 MSPS	5,8 dk	SDRAM %75 (V2 hedefi)
20 ns	50 MSPS	4,6 dk	SDRAM %94, pratikte yetmez
15,4 ns	65 MSPS	3,6 dk	AD9226 üst sınırı; SDRAM yetmez

Negatif ağırlıklar ve negatif aktivasyonlar

Işık şiddeti yalnızca pozitif olabilir; negatif çarpım doğrudan optik olarak üretilmez. Çözüm: optik tarafta yalnızca negatif olmayan çarpımlar toplanır, işaret düzeltmesi FPGA'da tamsayı aritmetiğiyle yapılır. Ek VCSEL, ek dedektör veya ek flaş gerekmez.

Kodlama: ağırlık biti $b \in \{0,1\}$, $w = 2b - 1$ ($b=1 \rightarrow +1$, $b=0 \rightarrow -1$). Aktivasyon 4 bit ofset-ikilik: $u = x + z \in \{0..15\}$, z sıfır noktası (simetrik nicemleme için $z = 8$). Bir parça (chunk) $N = 120$ elemandır.

Büyüklük	Nerede hesaplanır	Tanım
P_k ($k = 0..3$)	Optik: FDS025 + ADC (0..120)	$\Sigma\, b_i \cdot u_i(k)$, bit-plane k için $VCSEL_i = b_i$ AND $u_i(k)$
P	FPGA	$P = \Sigma_k 2^k \cdot P_k$
S_u	FPGA (4 popcount)	$S_u = \Sigma_i u_i = \Sigma_k 2^k \cdot$ popcount(u(k))
B	Çevrimdışı (ağırlıkla birlikte saklanır) ya da popcount	$B = \Sigma_i b_i$
y_{chunk}	FPGA	$y = (2P - S_u) - z \cdot (2B - N)$

Doğrulama: $\Sigma\, w_i \cdot x_i = \Sigma\, (2b_i - 1)(u_i - z) = 2\Sigma\, b_i u_i - \Sigma\, u_i - z(2B - N)$. Parça sonuçları kart içinde 32 bit toplayıcıda biriktirilir, katman ölçek çarpanı (α) ve toplama-sonrası işlemler (GroupNorm, SiLU, zaman gömmesi, artık toplama, yeniden nicemleme) ana bilgisayarda yapılır.

ADC ve doğruluk: P_k en fazla 120, yani bir VCSEL yaklaşık 25 LSB (12 bit ADC, $R_f \approx 3{,}6$ kΩ, 2 Vpp). Çözülmesi gereken fark 1 VCSEL olduğundan işaret düzeltmesi tamsayı kalır; kanal başına tek seferlik kalibrasyon (1 VCSEL = kaç ADC sayımı) ve VCSEL başına katkı eşitlemesi gerekir (bkz. Optik toplama, katkı eşitliği).

Veri akışı: ağırlıkların her konvolüsyon konumuna aktarılması

Ağırlıklar optik ortamda saklanmaz, her flaşta 120 bitlik bir parça olarak VCSEL sürücülerine (b_i AND $u_i(k)$) verilir. Katman başına döngü sırası (çıkış-durağan):

1) Her çıkış konumu p için; 2) her parça c için ($K = k \cdot k \cdot C_{in}$ elemanı 120'şerli parçalara böl; 3×3 konvolüsyonda C_{in} 40'ın katı olduğundan tam bölünür, 1×1 skip konvolüsyonunda son parça sıfırla doldurulur); 3) aktivasyon parçası (120 değer × 4 bit-plane = 480 bit) FPGA yazmaçlarına bir kez okunur; 4) kartın çıkış kanalları o için: W[o][c] ağırlık parçası (120 bit) SDRAM'den sıralı okunur ve aynı ağırlıkla 4 flaş (4 bit-plane) atılır; 5) acc[o] güncellenir.

Aktivasyon parçası tüm çıkış kanalları (320–1280) boyunca yazmaçta kalır; ağırlık parçası ise 4 flaşta (100 ns) bir kez okunur. Ağırlıklar çıkış kanalına göre bölünür: kart 1 kanalların ilk yarısını, kart 2 ikinci yarısını işler. Ağırlık TIFF'i çevrimdışı bir Python betiğiyle [katman][parça][çıkış kanalı] sırasına dizilir, böylece okuma tamamen sıralı (burst) olur.

Veri yolu	Hız (kart başına)	Karşılaştırma
Ağırlık akışı: 120 bit / 100 ns	1,2 Gbit/s	SDR SDRAM 16 bit × 100 MHz = 1,6 Gbit/s (%75 kullanım, dar)
Aktivasyon okuma: 480 bit / (p, c) çifti	≈ 16 Mbit/s	ihmal edilebilir
Ana bilgisayar ↔ kart (ara haritalar)	≈ 47 MB / UNet geçişi toplam (≈ 0,54 MB/s)	USB 2.0 HS (480 Mbit/s) FT232H
Toplayıcı acc[o] (≤ 640 × 32 bit)	20,5 kbit	iCE40HX8K BRAM (128 kbit) içinde

Önceki taslakta yazan 2,4 Gbit/s besleme değeri (T = 100 ns, hiçbir veri yeniden kullanılmasaydı) T = 25 ns'de 9,6 Gbit/s olurdu; aktivasyon parçasının yazmaçta tutulması ve aynı ağırlıkla 4 bit-plane atılması bunu 1,2 Gbit/s'ye indirir (SDRAM'in %75'i). Bu nedenle harici SRAM gerekmez; ancak payın dar olduğu Riskler bölümünde ele alınmıştır.
Bellek boyutu: ağırlık yarısı 268,7 Mbit (kart başına) + en büyük giriş haritası 15,7 Mbit (64×64×960 kanal × 4 bit) + çıkış haritası < 8 Mbit → toplam < 300 Mbit, bir adet 512 Mbit SDR SDRAM (ör. IS42S16320) yeter. Ağırlıklar ve aktivasyonlar farklı bank'larda tutulur.
FPGA pin bütçesi (iCE40HX8K-CT256, 206 I/O): 120 VCSEL (SN74LXC8T245 üzerinden) + 36 SDRAM + 14 ADC + 12 FT232H + yaklaşık 6 saat/durum ≈ 188 pin.
Sıfır dolgulu parça sayısı ile yeniden hesap: 6,988 × 10^9 flaş (bir geçiş), 2 kanalda 3,494 × 10^9 flaş/kanal × 25 ns = 87,4 s, 4 adımda 349,4 s = 5,82 dk (+ ≈ 1 s dijital).
Riskler ve doğrulama (V2)
1) 940 nm kuyruğu: FDS025 hız değerleri 850 nm için verilmiştir (tepe 750 nm, 0,48 A/W). 940 nm'de Si'de ışık daha derinde soğurulur; duyarlılık düşer ve difüzyon kuyruğu çıkabilir. Tek VCSEL ile 25 ns'lik flaş yanıtı ölçülecek, önceki-örnek düzeltme katsayısı yeniden bulunacaktır.
2) Katkı eşitliği: yukarıdaki hata modeline göre ±%3 hedeflenir; simülasyonla kabul edilebilir sınır belirlenecektir.
3) SDRAM: 25 ns'de kullanım %75, yenileme ve satır açma payı dardır. Sürdürülemezse T = 30 ns (%63, 7,0 dk) yedek hedeftir. İkinci SDRAM pin bütçesine sığmaz (188 + 36 ≈ 224 > 206).
4) Anahtarlama akımı: 120 × 15 mA ≈ 1,8 A, ns kenarlarda. Her SN74LXC8T245 için yerel dekuplaj, VCSEL beslemesi ayrı hat; gerekirse çıkışlar 1–2 ns kademeli açılır.
5) Top lens kabul açısı: FDS025'in top lensi toplama açısını sınırlar. En uzak köşe VCSEL yaklaşık 8° eğimle gelir; kabul açısı datasheet'ten teyit edilecektir.
6) Mikrolens plakası: 1 mm adım ve f ≈ 25 mm kombinasyonu standart katalogda olmayabilir; özel üretim (örn. SUSS MicroOptics, RPC Photonics) ya da 3B mikro-baskı gerekebilir.
7) Hizalama: dedektör ≥10 µm çözünürlüklü 3 eksenli tutucuya takılır, plaka ayrı ayarlanır. SMT yerleştirme hatası VCSEL görüntüsüne 1:1 yansır ve ±60 µm payın bir kısmını tüketir; reflow sonrası VCSEL konumları ölçülmelidir.