

آزمایش شماره ۸

یاسمین مدنی-زهرا مومنی نژاد

گذرگاه سه حالته یک گذرگاه کامپیوتری است که به چندین دستگاه خروجی متصل است، که تنها یکی از آنها می تواند در هر نقطه ای فعال شود تا از مشاجره در گذرگاه جلوگیری شود. این طرح اجازه می دهد تا گذرگاه یکسان بین چندین دستگاه به اشتراک گذاشته شود. در این گذرگاه داده ها با مقدار مثبت کلاک وارد گذرگاه و از آن خارج می گردند.این به آن شرط است که سیگنال کنترلی Oe فعال باشد. در غیر این صورت مقدار های امپدانس اعمال میکنیم. در شکل زیر کد vhdl باس سه حالته را میبینیم که تعریف رفتاری باس سه حالته است.

```
13 -- Dependencies:
 15 -- Revision:
 16 -- Revision 0.01 - File Created
 17
     -- Additional Comments:
 18 ---
 19
 20 library ieee;
 21
      use ieee.std_logic_l164.all;
 24 entity HW8 is
 25
               bidir : INOUT STD_LOGIC_VECTOR (7 downto 0);
                oe : IN STD LOGIC;
                clk : IN STD_LOGIC;
                inp : IN STD LOGIC VECTOR (7 downto 0);
                outp : OUT STD LOGIC VECTOR (7 downto 0));
     end HW8 ;
 33 architecture Behavioral of HW8 is
 34 SIGNAL a : STD_LOGIC_VECTOR (7 DOWNTO 0);
 36 SIGNAL b : STD LOGIC VECTOR (7 DOWNTO 0);
      PROCESS (clk)
         BEGIN
 39
         IF clk = '1' THEN
 40
             a <= inp;
 41
             outp <= b;
 42
             END IF;
  43
             IF( oe = '0') THEN
 44
                bidir <= "ZZZZZZZZZ";
 45
                b <= bidir;
  46
             ELSE
 47
                bidir <= a;
  48
                b <= bidir;
 49
             END IF;
 50
         END PROCESS;
 51
     end Behavioral:
 52
 53
 54
```

و در ادامه تست مخصوص به این کد آورده شده است .

```
signal outp : std logic vector(7 downto 0);
    -- Clock period definitions
    constant clk_period : time := 10 ns;
 BEGIN
    -- Instantiate the Unit Under Test (UUT)
    uut: HW8 PORT MAP (
          bidir => bidir,
           oe => oe,
          clk => clk,
inp => inp,
outp => outp
    -- Clock process definitions
    clk_process :process
   begin
       clk <= '0';
       wait for clk_period/2;
clk <= 'l';</pre>
       wait for clk_period/2;
    end process;
    -- Stimulus process
    stim_proc: process
    begin
       -- hold reset state for 100 ns.
       wait for 100 ns;
      wait for clk_period*10;
       oe <= '1';
inp <= "10000011";
    end process;
 END;
```

در دو نمودار که در ادامه آورده شده اند، نمودار مربوط به تست برنامه در دو حالت هنگامی که Oe فعال است و داده اجازه ورود و خروج دارد و هنگامی که داده ها اجازه ورود به باس را ندارند مشاهده می شود.



