

**VHSIC Hardware Description Language VHSIC= Very High Speed Integrated Circuits** 

> Fernando Gehm Moraes & **Ney Laert Vilar Calazans**

> > 25/julho/2006

### -- VHDL PARTE 1 --

**Apresentação** da Linguagem

### Mais informações sobre VHDL

- · Web sites sobre VHDL e assuntos relacionados
  - http://www.sdsmt.edu/syseng/ee/courses/ee741/vhdl-links.html site com diversos links para VHDL, incluindo software (gratuito e comercial)
  - ponteiros para diversos padrões de várias HDLs e outras linguagens usadas em automação de projetos eletrônicos
  - http://www.stefanvhdl.com/vhdl/html/index.html excelente material sobre uso de VHDL em verificação de sistemas digitais
  - http://freehdl.seul.org projeto de desenvolvimento de um simulador VHDL livre para LINUX
  - empresa que comercializa treinamento em linguagens do tipo HDL

Fernando Moraes / Ney Calazans

- http://www.eda.org/

### **SUMÁRIO PARTE I**

### 1. Introdução

- 2. Estrutura de um programa VHDL
- 3. Elementos primitivos da linguagem VHDL
- 4. Comandos seqüenciais
- 5. Funções e procedimentos
- 6. Estruturas concorrentes

- Especificação do sistema digital:

Fernando Moraes / Ney Calazans

### Introdução

- · VHDL: Uma linguagem para descrever sistemas digitais
- · Outras linguagens de descrição de hardware
  - SystemC, VERILOG, Handel-C, SDL, ISP, Esterel, ... (existem dezenas)
- Originalmente para <u>especificar</u> hardware; hoje, <u>simulação</u> e <u>síntese</u> também!
- Origem
  - Linguagem para descrever hardware, no contexto do programa americano "Very High Speed Integrated Circuits" (VHSIC), iniciado em 1980.
  - VHDL → VHSIC Hardware Description Language
  - Padrão IEEE em 1987 (Institute of Electrical and Electronics Engineers), revisado
  - Linguagem utilizada mundialmente por empresas de CAD (simulação, síntese, propriedade intelectual). Verilog muito usada nos EUA.

- Nível físico:

· Benefícios (em relação a diagramas de esquemáticos)

· Reduz custo do projeto Elimina erros de baixo nível (se usado como base de ferramentas automatizadas)


Facilidade de atualização dos projetos
 Permite explorar, em um nível mais alto de abstração, diferentes alternativas de implementação


Permite, através de simulação, verificar o comportamento do sistema digital


**Benefícios / Desvantagens** 


 Projetos independentes da tecnologia (implementação física é postergada) Ferramentas de CAD compatíveis entre si
 Flexibilidade: re-utilização, escolha de ferramentas e fornecedores

- · Consequência: reduz "time-to-market" (tempo de chegada de um produto ao m Desvantagens (em relação a diagramas de esquemáticos)
- Hardware gerado pode ser menos otimizado Controlabilidade/Observabilidade de projeto reduzidas












### Permando Moraes / Ney Calazans • COMPORTAMENTO: architecture - Especifica o comportamento e/ou a estrutura internos da entity - Deve ser associada a uma entity específica - Uma entity pode ter associada a si várias architecture (representando diferentes formas de implementar um mesmo módulo) architecture comp of halfadd is begin Sum <= A xor B; Carry <= A and B; end comp;











### 

# Primitiva de base (concorrência): process Observar diferença entre variável e sinal: Variável: interna ao processo, do tipo natural, atribuição IMEDIATA Sinal: global, com atribuição ao término do processo Após palavra-chave process há uma lista de sinais entre parênteses (denomina-se lista de sensitividade) contendo o sinal clock Significado: o processo é avaliado a cada mudança no sinal clock











### 



# SUMÁRIO PARTE I 1. Introdução 2. Estrutura de um programa VHDL 3. Elementos primitivos da linguagem VHDL 4. Comandos seqüenciais 5. Funções e procedimentos 6. Estruturas concorrentes



### Estrutura de um programa VHDL

- Cada módulo tem sua própria entity e architecture.
- As arquiteturas podem ser descritas tanto no nível comportamental quanto estrutural ou uma mistura disto.
- Toda a comunicação ocorre através das portas declaradas em cada entity, observando-se o tipo, tamanho, se se trata de sinal ou barramento e a direção.
- Várias funções e tipos básicos são armazenados em bibliotecas (library). A biblioteca "IEEE" sempre é incluída.
- Biblioteca do usuário (default): work. Todos os arquivos contidos no diretório de trabalho fazem parte da biblioteca do usuário.

Fernando Moraes / Nev Calazans

05

```
Architecture

- A função de uma "entity" é determinada pela sua "architecture"

- Organização:

Architecture

Declarações

signal - sinais de comunicação entre processos concorrentes
sinais que comunicação entre processos concorrentes e os pinos de E/S
type - novos tipos
constant - constantes
component - componentes (para descrever estrutura)
function - Subprogramas (apenas a declaração destes)

Begin (declarações concorrentes)

Alhibução a sinais
Chamadas a "functions" e a "procedures"
Instanciação de Componentes
Processos: descrição de algoritmo

End
```

### Package (1/3)

- Permite a reutilização de código já escrito
- Armazena:
  - Declaração de subprogramas
  - Declaração de tipos
  - Declaração de constantes
  - Declaração de arquivos
  - Declaração de "alias" (sinônimos, por exemplo, para mnemônicos)

package minhas\_definicoes is
 function max(L, R: INTEGER) return INTEGER;
 type UNSIGNED is array (NATURAL range <>) of STD\_ULOGIC;
 constant unit\_delay : time := lns;
 file outfile :Text is Out "SIMOUT.DAT";
 alias C : Std\_Ulogic is grayff (2);
end minhas\_definicoes;

Fernando Moraes / Ney Calazans

27

### Package (2/3)

- Um "package" pode ser dividido em duas partes: definição e corpo.
  - Corpo: opcional, detalha especificações incompletas na definição.
- Exemplo completo:

```
package data_types is
    subtype address is bit_vector(24 downto 0);
    subtype data is bit_vector(15 downto 0);
    constant vector_table_loc_address;
    function int_to_data(value : integer) return data;
end data_types;
    package body data_types is
    constant vector_table_loc : address := X"FFFF00";
    function data_to_int(value : data) return integer is
        body of data_to_int
    end data_to_int;
    function int_to_data(value : integer) return data is
        body of int_to_data
    end int_to_data;
    end data_types;

Fernando Morass / Ney Calazans
```

### Package (3/3)

- Utilização do "package" no programa que contém o projeto:
  - Via utilização do prefixo do package

variable PC: data\_types.address; int\_vector\_loc := data\_types.vector\_table\_loc + 4\*int\_level; offset := data\_types.data\_to\_int(offset\_reg):

- Via declaração, antes da iniciar a unidade de projeto "entity", indicação para utilizar todos os tipos declarados em determinado "package" use data\_types.alf;
- Praticamente todos os módulos escritos em VHDL iniciam com: library ieee; use ieee.std\_logic\_1164.all;
  - → utilizar a biblioteca IEEE, que contém a definição de funções básicas, subtipos, constantes; e todas as definições dos packages incluídos nesta biblioteca.

Fernando Moraes / Ney Calazan

### **SUMÁRIO PARTE I**

- 1. Introdução
- 2. Estrutura de um programa VHDL
- 3. Elementos primitivos da linguagem VHDL
- 4. Comandos seqüenciais
- 5. Funções e procedimentos
- 6. Estruturas concorrentes

rnando Moraes / Ney Calazans

30

### Elementos primitivos da linguagem VHDL

- VHDL é uma linguagem fortemente tipada (integer 1 ≠ real 1.0 ≠ bit '1')
  - > auxilia a detectar erros no início do projeto
  - > exemplo: conectar um barramento de 4 bits a um barramento de
- Tópicos
  - Escalares / Arrays
  - Objetos
  - > Expressões

Fernando Moraes / Nev Calazans

### **Escalares / Arrays**

- Escalar é o oposto ao array, é um único valor
- Tipos básicos da linguagem VHDL
  - bit / boolean / real / integer / character / physical
- - Assume valores '0' e '1'
  - bit não tem relação com o tipo boolean.
  - bit\_vector: tipo que designa um conjunto de bits. Exemplo: "001100" ou x"00FF"
- Boolean
  - Assume valores true e false.
  - Útil apenas para descrições abstratas, onde um sinal só pode assumir dois

Fernando Moraes / Nev Calazans

### **Escalares / Arrays**

- Real
  - Utilizado durante desenvolvimento da especificação
  - Exemplos: -1.0 / +2.35 / 37.0 / -1.5E+23
- - Exemplos: +1 / 1232 / -1234
  - NÃO é possível realizar operações lógicas sobre inteiros (deve-se realizar a conversão explícita)
- - VHDL não é "case sensitive", exceto para caracteres.
  - valor entre aspas simples: 'a', 'x', '0', '1', .
  - string: tipo que designa um conjunto de caracteres. Exemplo: "vhdl".
- Physical
  - Representam uma medida: voltagem, capacitância, tempo
  - Tipos pré-definidos: fs, ps, ns, um, ms, sec, min, hr

Fernando Moraes / Ney Calaza

### **Arrays**

- Intervalos (range)
  - sintaxe: range valor\_baixo to valor alto range valor\_alto downto valor\_baixo
  - integer range 1 to 10 NÃO
  - integer range 10 to 1 • real range 1.0 to 10.0 NÃO integer range 10.0 to 1.0
  - declaração sem range declara todo o intervalo
  - declaração range<> : declaração postergada do intervalo
- Enumerações
  - Conjunto ordenando de nomes ou caracteres.
  - Exemplos:

type logic\_level is ('0', '1', 'X', 'Z'); type octal is ('0', '1', '2', '3', '4', '5', '6', '7');

Fernando Moraes / Ney Calazans

### **Arrays**

coleção de elementos de mesmo tipo

type word is array (31 downto 0) of bit type memory is array (address) of word type transform is array (1 to 4, 1 to 4) of real; type register\_bank is array (byte range 0 to 132) of integer;

array sem definição de tamanho

type vector is array (integer range <>) of real; exemplos de arrays pré definidos:

type string is array (positive range <>) of character

type std\_logic\_vector is array (natural range <>) of bit; preenchimento de um array: posicional ou por nome

type a is array (1 to 4) of character posicional: ('f', 'o', 'o', 'd') por nome: (1 => 'f', 3 => 'o', 4 => 'd', 2 => 'o') valores default: ('f', 4 => 'd', others => 'o')

Fernando Moraes / Ney Calazans

Declaração e Atribuição de Arrays

```
signal z_bus : std_logic_vector (3 downto 0);
signal c_bus : std_logic_vector (0 to 3);
z_bus <= c_bus;</pre>
                                             z_bus(3) <= c_bus(2);
z bus(3)
                            c bus (0)
z_bus(2)
                            c_bus(1)
                                           Conexão fio a fio
z_bus(1)
                            c_bus(2)
z bus(0)
                            c bus (3)
```

### Observação:

- tamanho dos arravs deve ser o mesmo
- elementos são atribuídos por posição, pelo número do elemento

### signal a\_bus, b\_bus, z\_bus: std\_logic\_vector (3 downto 0); signal a\_bit, b\_bit, c\_bit, d\_bit: bit; signal byte: std\_logic\_vector (7 downto 0); z\_bus <= (a\_bit, b\_bit, c\_bit, d\_bit); byte <= (7 => '1', 5 downto 1 => '1', 6 => b\_bit, others => '0'); Fernando Moraes / Ney Calazzans

# Tipo padrão para síntese: std\_logic (2/3) signal a, b, c :<tipo pré-definido, não "resolvido">; signal res\_z : <tipo\_resolvido>; z <= a; z <= b; Erro de "multiple drivers", ou seja, curto-circuito Resolução por tabela de resolução

```
Records (1/2)

- estruturas semelhantes a "struct" em linguagem C, ou "record" em Pascal

- coleção de elementos com tipos diferentes
type instruction is record
op_code: processor_op; address_mode: mode; operand1, operand2: integer range 0 to 15; end record;

- declaração: signal instrução: instruction;
- referência a um campo: instrução.operando1
```

```
type t_packet is record
byte_id:bit;
parity:bit;
address: integer range 0 to 3;
data:std_logic_vector(3 downto 0);
end record;
signal tx_data, rx_data: t_packet;
...
rx_data <= tx_data;
tx_data <= ('1', '0', 2, "0101");
tx_data.address <= 3;

Fernando Moraes / Ney Calazans 42
```

### Objetos: Constantes (1/3)

- nome dado a um valor fixo
- consiste de um nome, do tipo, e de um valor (opcional, com declaração posterior)
- sintaxe
  - constant identificador : tipo [:=expressão];
  - correto

constant gnd: real := 0.0;

incorreto

gnd := 4.5; -- atribuição a constante fora da declaração

• constantes podem ser declaradas em qualquer parte, porém é aconselhável declarar as freqüentemente utilizadas em um package

Fernando Moraes / Ney Calazans

### Objetos: Variáveis (2/3)

- utilizadas em **processos**, sem temporização, atribuição imediata

variable identificador (es) : tipo [restrição] [:=expressão];

exemplo:

variable indice : integer range 1 to 50 := 50;

variable ciclo\_de\_maquina: time range 10 ns to 50 ns := 10ns;

variable memoria : std\_logic\_vector (0 to 7)

variable x, y : integer;

Fernando Moraes / Nev Calazans

### Objetos: Sinais (3/3)

- Comunicação entre módulos
- Temporizados
- Podem ser declarados em entity, architecture ou em package
- Não podem ser declarados em processos, podendo serem utilizados
- Sintaxe

signal identificador (es) : tipo [restrição] [:=expressão];

Exemplo

signal cont : integer range 50 downto 1;

signal ground : std\_logic := '0';

signal bus : std\_logic\_vector (5 downto 1);

Fernando Moraes / Ney Calazans

### Expressões (1/2)

- Expressões são fórmulas que realizam operações sobre objetos de mesmo tipo.
  - · Operações lógicas: and, or, nand, nor, xor, not
  - Operações relacionais: =, /=, <, <=, >, >= Operações aritméticas: - (unária), abs
  - Operações aritméticas: +, -
  - Operações aritméticas: \*, /
  - Operações aritméticas: mod, rem, \*\*
  - Concatenação
- Questão: o que a seguinte linha de VHDL realiza?
- X <= A <= B

E se X, A e B fossem variáveis?

Fernando Moraes / Ney Calazans

PRIORIDADE

### Expressões (2/2)

### Observações:

- Operações lógicas são realizadas sobre tipos bit e boolean
- Operadores aritméticos trabalham sobre inteiros e reais. Incluindo-se o package "**use ieee.STD\_LOGIC\_UNSIGNED.all**" pode-se somar vetores de bits (std\_logic\_vector)
- Todo tipo físico pode ser multiplicado/dividido por inteiro ou ponto flutuante
- Concatenação é aplicável sobre caracteres, strings, bits, vetores de bits e arravs

Exemplos: "ABC" & "xyz" resulta em: "ABCxyz" "1001" & "0011" resulta em: "10010011"

Fernando Moraes / Ney Calazan:

### Resumo de elementos primitivos

- VHDL é uma linguagem fortemente tipada
- bit, boolean, real, integer, physical, character.
- Há a possibilidade de se declarar novos tipos: enumeração e record
- Objetos podem ser constantes, variáveis e sinais
- Expressões são fórmulas cujos operadores devem ser exatamente do mesmo tipo

### Exercício Qual/quais das linhas abaixo é/são incorreta/s? Justifique a resposta. variable A, B, C, D : std\_logic\_vector (3 downto 0); variable E,F,G : std\_logic\_vector (1 downto 0); variable H,I,J,K : std\_logic; [] A := B xor C and D; [] H := I and J or K; [] A := B and E; [] H := I or F;

### Instalação do simulador

### > buscar a versão demo na homepage

- excelente documentação VHDL disponível, tutorial Evita, interativo, disponível no mesmo local (versão resumida evita.zip, versão completa evita.exe)
- existem templates prontos para comandos VHDL
- existem programas exemplos prontos
- simulador funciona com depuração de código fonte

Fernando Moraes / Ney Calazans

51

### **SUMÁRIO PARTE I**

- 1. Introdução
- 2. Estrutura de um programa VHDL
- 3. Elementos primitivos da linguagem VHDL

### 4. Comandos seqüenciais

- 5. Funções e procedimentos
- 6. Estruturas concorrentes

Fernando Moraes / Ney Calazans

52

### Comandos seqüenciais

- · Comandos utilizados em:
  - processos
  - functions / procedures
- Conjunto de ações seqüenciais, executadas passo a passo. É um estilo de descrição semelhante a outras linguagens de programação.
- · Comandos seqüenciais:
  - atribuição de variáveis
  - if
  - case
  - for
  - whileNULL

Fernando Moraes / Ney Calazans

### Atribuição de variáveis (1/2)

· Atribuição de variáveis

variable\_assignment\_statement ::= target := expression ; target ::= name | aggregate

- Variáveis não passam valores fora do processo na qual foram declaradas, são <u>locais</u>. Elas sequer existem fora de um processo.
- As atribuições são seqüenciais, ou seja, a ordem delas importa.
- Exemplo:

```
restriction conv to sdt vector ( letra:linha_sdh; pos: integer) return nibble is
    variable bin: nibble;
begin
    case (letra(pos)) is
        when '0' => bin := "0000";
        when '1' => bin := "0001";
        ...
        when others => bin := "0000";
    end case;
    return bin
    end conv_to_sdt_vector;
```

ndo Moraes / Nev Calazans 54

```
Atribuição de variáveis (2/2)
library IEEE;
use IEEE.Std_Logic_1164.all;
entity tb is end tb;
architecture tb of tb is
                                              Descreva a funcionalidade do
                                               código ao lado, diferenciando
   type par is record
    a,b : integer;
end record;
                                             atribuição a variáveis e a sinais.
signal rr : par;
begin
   process
  variable r,s : par;
    begin
r.a:= 10;
          r.a:= 10; r.b:= 20; --inicialização imediata

rr.a <= 10; rr.b <= 20; --inicialização após weif

(a->a.b, b->s.a) := r; --posição s.b recebe r.a
           (b => r.a, a => r.b) := r;
            wait for 10 ns;
           (a=>rr.b, b=>rr.a) <= rr;
  end process;
nd tb;
Fernando Moraes / Ney Calazans
```

```
Comando If (1/2)
  if_statement ::=
     if condition then
           sequence of statements
     { elsif condition then
                                           -- 0 ou n ocorrências
          sequence_of_statements }
     [ else
                                           -- 0 ou 1 ocorrência
          sequence_of_statements]
      end if;
  IMPORTANTE
  • teste de borda de subida:
                                    if clock'event and clock='1' then ...
     teste de borda de descida:
                                   if clock'event and clock='0' then ...
     a seqüência na qual estão definidos os 'ifs' implica na prioridade das
Fernando Moraes / Ney Calazans
```

```
Exemplos de if (2/2)
- Exemplo onde a atribuição à variável T tem maior prioridade:
      if (x) then T:=A; end if;
                                         if (z) then T:=C;
      if (y) then T:=B; end if; _{equivalente} elsif (y) then T:=B;
                                           elsif (x) then T:=A;
      if (z) then T:=C; end if;
                                         end if
   Qual a implementação em hardware da seguinte seqüência de
   comandos?
            process(A, B, control)
               begin
                if( control='1') then
                       Z <= B;
                else
                         Z <= A;
                end if:
               end process:
Fernando Moraes / Ney Calazans
```

```
Preferivel ao if se a condição for simples
Sintaxe:

case_statement ::=
    case_statement_alternative
    { case_statement_alternative }
    end case;
    case_statement_alternative ::=
    when choices =>
        sequence_of_statements
    choices ::= choice { | choice }
    choice ::=
    simple_expression
    | discrete_range
    | element_simple_name
    | others

Fernando Moraes / Ney Calazans

58
```

```
Case (2/3)
case element_colour is
        when red =>
                                                -- escolha simples
               statements for red;
        when green | blue =>
                                                -- 011
               statements for green or blue;
        when orange to turquoise =>
                                                -- intervalo
                statements for these colours;
   end case:
case opcode is
        when X"00" => perform_add;
        when X"01" => perform_subtract;
        when others => signal_illegal_opcode;
 end case
Fernando Moraes / Ney Calazans
```

### • útil para descrever comportamento / estruturas regulares • o"for" declara um objeto, o qual é alterado somente durante o laço • internamente o objeto é tratado como uma constante e não deve ser alterado. for item in 1 to last\_item loop table(item) := 0; end loop;

```
Loops - While

EXEMPLO 1:

while index <length and str(index) /- ' ' loop
end loop;

EXEMPLO 2:

while NOT (endfile(ARQ)) loop
readline(ARQ, ARQ_LIME); -- read line of a file
read(ARQ_LIME, line arq);

for w in 1 to 9 loop
case line_prop is
when '1' -> bin := "00000";
when '1' -> bin := "0000";
when '2' -> bin := "0100";
when '2' -> bin := "1110";
when '2' -> bin := "1111";
when '2' -> bin := "1110";
when '2' -> bin := "11
```

```
Null

• serve, por exemplo, para indicar "faça nada" em uma condição de case.

case controller_command is
    when forward => engage_motor_forward;
    when reverse => engage_motor_reverse;
    when idle => null;
    end case;
```

```
SUMÁRIO PARTE I

1. Introdução
2. Estrutura de um programa VHDL
3. Elementos primitivos da linguagem VHDL
4. Comandos seqüenciais
5. Funções e procedimentos
6. Estruturas concorrentes
```

### Funções e procedimentos

- Simplificam o código, pela codificação de operações muito utilizadas
- Funções e procedures são declaradas entre a entity e o begin, ou no corpo de um determinado package.
- Utilizam os comandos seqüenciais para a execução do programa
- Procedures: permitem o retorno de vários sinais, pela passagem de parâmetros.

### mult(A,B, produto);

• Functions: retornam apenas um valor, utilizando o comando return

produto <= mult(A,B);

Fernando Moraes / Ney Calazans

```
Funções e procedimentos

Exemplo de procedure:


procedure mpy ( signal a, b : in std_logic_vector (3 downto 0);
 signal prod : out std_logic_vector (7 downto 0))


is

variable p0, p1, p2, p3 : std_logic_vector (7 downto 0); -- produtos parciais
constant zero : std_logic_vector := "00000000";

begin

if b(0) = '1' then p0 := ("0000" & a); else p0 := zero; end if;
if b(1) = '1' then p1 := ("000" & a & "00"); else p1 := zero; end if;
if b(2) = '1' then p2 := ("00" & a & "00"); else p2 := zero; end if;
if b(3) = '1' then p3 := ('0' & a & "000"); else p3 := zero; end if;
prod <= (p3 + p2) + (p1 + p0);
end mpy;
```





### **Estruturas concorrentes - PROCESS**

- Conjunto de ações seqüenciais
- Wait: suspende o processo, até que as condições nele incluídas sejam verdadeiras:

```
wait [ sensitivity_clause ] [ condition_clause ] [ timeout_clause ];
sensitivity_clause ::= on signal_name { , signal_name }
condition_clause ::= until condition
timeout_clause ::= for time_expression
```

• Exemplo:

```
muller_c_2: process
begin

wait until a = '1' and b = '1';
q <= '1';
wait until a = '0' and b = '0';
q <= '0';
end process muller_c_2;
```

Não são permitidos componentes dentro de processos.

Fernando Moraes / Ney Calazans

### **Estruturas concorrentes - PROCESS**

- Sensitivity list: caso haja uma lista de sinais no início do processo, isto é
  equivalente a um wait no final do processo
- Havendo sensitivity list no processo, **nenhum** wait é permitido no processo
- Exemplo:

ernando Moraes / Ney Calazans

```
process_statement ::=
[process_label:]
process[(sensitivity_list)]
process_declarative_part
                                                                 process_statement_part
end process[process_label];
process_declarative_part ::= { process_declarative_item }
Sintaxe do comando
                                                                process_declarative_part ::=
process_declarative_item ::=
subprogram_declaration
| subprogram_body
| type_declaration
| subtype_declaration
| constant_declaration
| variable_declaration
| use_clause
                   PROCESS
                                                                  | use_clause
process_statement_part ::= { sequential_statement }
sequential_statement ::= wait_statement
| assertion_statement
| signal_assignment_statement
| variable_assignment_statement
| procedure_call_statement
| if_statement
| case_statement
| loop_statement
| next_statement
| exit_statement
| exit_statement
```

```
Estruturas concorrentes - ATRIBUIÇÕES (1/2)
ATRIBUIÇÃO DE SINAIS
             alu_result <= op1 + op2;
ATRIBUIÇÃO DE SINAIS COM ESCOLHA

    fora de processos

   exemplo:
     with alu_function select
       alu_result <= op1 + op2
                                       when alu_add | alu_incr,
                    op1 – op2
                                      when alu_subtract,
                    op1 and op2
                                       when alu_and,
                    op1 or op2
                                       when alu_or,
                                       when alu_mask;
                    op1 and not op2
   • escreva a atribuição de "alu_function" em um processo com comando case
```

Fernando Moraes / Nev Calazans

### Estruturas concorrentes - ATRIBUIÇÕES (2/2)

### ATRIBUIÇÃO CONDICIONAL DE SINAIS

- fora de processos
- construção é análoga a um processo com sinais na sensitivity list e um "if-then-else"

• escreva a atribuição de "mux out" em um processo com if-then-else

Fernando Moraes / Ney Calazans

### -- VHDL PARTE 2 --

Circuitos básicos e representação em VHDL

### **VHDL**

### Circuitos básicos e representação em VHDL

- Codificador
- Decodificador / Codificador
- Comparadores
- Geradores de paridade
- Multiplexador Somador / Subtrator


Fernando Moraes / Ney Calazan

- Multiplicadores / Divisores
- PLAs
- □ ROM
- RAM
- □ Exemplos de circuitos combinacionais □ Exemplos de circuitos següenciais
  - · Registradores (deslocamento, carga paralela, acumulador, serial-parale
  - · Contadores (binário, BCD, Johnson, Gray / up, down, up-down)
  - Máquina de Estados
  - Geradores de clock

  - Següenciadores

### CODIFICADOR

- Em um codificador a saída é uma função combinacional da entrada.
- O comando 'with' é utilizado para atribuir um dado valor a um sinal, em função de um sinal
- O exemplo abaixo ilustra um codificador BCD para sete segmentos.
- Relacione o estado dos 7 segmentos 'DISPB' com o estado do número binário 'showb'



with showb select DISPB <=

PB <=
"0000001" when "0000",
"1001111" when "0011",
"0010010" when "0101",
"1001100" when "010",
"0100100" when "0110",
"0100000" when "0110",
"0001100" when "0101",
"0001100" when "1001",
"0001100" when "1011",
"0110001" when "1011",
"0110001" when "1011",
"0110001" when "1101",
"0110000" when "1111",
"0110000" when "1111",
"01110000" when "1111",

13

# CODIFICADOR COM PRIORIDADE - Codificador com prioridade • Em um codificador com prioridade se o bit menos significativo for '1' a saída é '0', se o bit seguinte for 1, independentemente do anterior, a saída é '1'; e assim sucessivamente. • Exemplo ( s(3) tem maior prioridade ) : Y <= "11" when s(3) = '1' else "10" when s(2) = '1' else "01" when s(1) = '1' else "01" when s(1) = '1' else "00"; Importante haver condição default em atribuições e estruturas similares: NÃO HAVENDO ESTA CONDIÇÃO IMPLICA EM HAVER MEMORIZAÇÃO DO SINAL - diferente de software! (warning latch infered)

```
DECODIFICADOR

- O decodificador é utilizado basicamente para acionar uma saída em função de um determinado endereço

- Mesma construção que o codificador

- Exemplo para um decodificador 3→8

with endereço select
saída <= "00000001" when "00",
"00000100" when "01",
"0000100" when "01",
"0000100" when "011",
"00100000" when "111",
"011000000" when "111",
"11000000" when "111";
- Como fica o codificador para escrita dos registradores do bloco de Dados da Cleópatra?
```

```
MULTIPLEXADOR (1/2)
 - Em um multiplexador uma dentre várias entradas é colocada na saída em
    função de uma variável de controle.
    Os comando de seleção (índice de array, if, case) são na maioria das vezes
    implementados com multiplexadores
                  architecture A of nome da entidade is
         (a)
                  begin
                           OUTPUT <= vetor(índice);
                  end A;
         (b)
                  process(A, B, control)
                  begin
                           if( control='1')
                                             then
                                                      Z <= B:
                                             else
                                                      Z <= A;
                           end if;
                  end process:
Fernando Moraes / Ney Calazans
```

```
MULTIPLEXADOR (2/2)
         (c)
             process(A, B, C, D, escolha)
              begin
                     case escolha is
                                   when IS_A => Z<=A;
                                    when IS_B => Z<=B;
                                   when IS C => Z<=C:
                                   when IS_D => Z<=D;
                     end case;
              end process:
         (d) with IntCommand select
                     MuxOut <=
                                   InA when 0 | 1,
                                                               -- OU
                                   InB when 2 to 5,
                                   InC when 6.
                                   InD when 7,
                                   'Z' when others;
                                                               -- default
Fernando Moraes / Ney Calazans
```

```
SOMADOR (1/4)

- Utilizar para soma/subtração a operação '+'/ '-' entre dois operandos de mesmo tipo.

- O pacote IEEE permite a soma entre std_logic_vector, via redefinição do operador '+'. Incluir:
| library IEEE; | use IEEE.Std_Logic_1164.all; | use leee.STD_LOGIC_UNSIGNED.all;
| Fernando Moraes / Ney Calazans | 83
```

```
SOMADOR (2/4)

- Exemplo de implementação estrutural em um laço (loop)

architecture somador of somador is
begin


fealiza_soma: process(A,B)
variable carry: STD_LOGIC;
begin


for win 0 to 7 loop
if w=0 then carry=cin; end if;
S(w) <= A(w) xor B(w) xor carry;
carry:= (A(w) and B(w)) or (A(w) and carry) or (B(w) and carry);
end loop;
oout <= carry;
end process;
end somador;


1) A ordem dentro do for é importante ?
2) Qual é a entity desta arquitetura?
3) Quando o processo realiza_soma é executado?
4) Porque a variável carry é necessária ? Não daria para utilizar o sinal Cout?
5) O Cin deveria ou não estar na lista de variáveis do process ? Por quê ?


Fernando Moraes / Ney Calazans

84
```









```
Permando Moraes / Ney Calazans

- registradores são basicamente sinais declarados em processos com sinal de sincronismo (exemplo: clock). Para efeito de síntese e simulação, é aconselhável introduzir um reset assíncrono.

process (clock, reset)
begin
if reset "1" then
reg <= (others ⇒>'0');
elsif clock 'event and clock="1" then
reg <= barramento_A;
end if;
end process;

1) Como introduzir um sinal de "enable" no registrador, para habilitar a escrita?
2) Como implementar um registrador "tri-state" controlado por um sinal "hab"?
```

```
REGISTRADOR (4/4)
   Atribuição dentro/fora de process:
process (clock, reset)
             begin
                    if clock'event and clock='1' then
                              A <= entrada;
                             B <= A;
C <= B;
                              Y <= B and not (C);
                                                           -- dentro do process
                    end if;
           end process:
           X <= B and not (C);
                                        -- fora do process
         Qual a diferença de comportamento nas atribuições à X e a Y?
   Conclusão:
        sinais atribuídos em processos, com controle de clock, serão sintetizados com flip-flops.
        Sinais fora de processos ou em processos sem variável de sincronismo
         (clock) serão sintetizados com lógica combinacional
Fernando Moraes / Nev Calazans
```

```
CONTADOR (1/3)
                    clock, reset, Load, Enable: In std_logic;
DATABUS : In Std_logic_Vector (5 downto 0);
Upcount2 : Out Std_logic_Vector (5 downto 0));
         port (
    architecture RTL of contup is
Signal Upcount : std_logic_Vector (5 downto 0);
                                                              (1) Determine o comportamento
                                                                    deste contador, fazendo um
    begin
Upcount2 <= Upcount;
                                                                    diagrama de tempos.
                                                               (2) O reset é prioritário em
       Upcounter : Process (clock, reset)
                                                                   relação ao clock? Por quê?
      (3) Como modificar o contador
                                                                   para realizar contagem
                                                                   crescente/decrescente?
         end if;
end if;
end if;
d pror
    end process Upcounter; end RTL;
Fernando Moraes / Ney Calazans
```

```
CONTADOR (2/3)

- Código gray; seqüência onde de um estado para outro há apenas a variação de um bit: 000 → 001 → 011 → 010 → 110 → 110 → 100 → 000 → ...

- Uma forma de implementar este código, que não apresenta uma seqüência regular, é utilizar uma técnica tipo "máquina de estados", onde em função do estado atual do contador, determina-se o próximo estado.

architecture RTL of graycourter is signal clock, reset: std_logic,signal graycnt: std_logic_vector (2 downto 0); begin gray: process (clock,reset) begin if reset = 1't then graycnt <= "000"; elsif clock'event and clock=1't then case graycnt is when "000" ⇒ graycnt <= "001"; when "001" ⇒ graycnt <= "011"; when "011" ⇒ graycnt <= "010"; when "011" ⇒ graycnt <= "010"; when "101" ⇒ graycnt <= "010"; when "111" ⇒ graycnt <= "111"; when "111" ⇒ graycnt <= "101"; when others ⇒ null; end case; end if; end process gray; end RTL;

Fernando Moraes / Ney Calazans
```

```
PROM → conjunto de constantes escolhidas por um endereço

- observação: ROMs são implementadas com portas lógicas nas ferramentas de síntese lógica.

- exemplo: aplicação na síntese de um contador com estados não consecutivos (13 estados: 12, 12, 4, 0, 6, 5, 7, 12, 4, 0, 6, 5, 7)

- definição de uma rom 13x4

- constant largura : integer := 4;

- subtype palavra la std_logic_vector(1 to largura);

- subtype tamanho is integer range 0 to 12;


- type mem_rom is array (10 to 12) of palavra;


- constant ROM1 : mem_rom := "1100", "1100", "0100", "0000", "0110", "0111", "1100", "0101", "0111");

- end ROM;

- (1) Como implementar uma RAM ?

- (2) Como inicializar uma RAM ?
```





```
PROM (4/4)


- Técnica muito útil para test bench


control: process
   variable contador: inleger:= 0;
   constant rom: mem_rom := mem_rom*("0101", "1111", "1010", "1001", "0111", "0111", "1011", "1101", "1111", "1111", "1111", "1111", "0111", "0011", "0010", "1001", "0010", others=>00000");
   begin


wait until resefevent and reset='0';
   -envia 16 palavras de 4 bits, ou seja, 4 palavras de 16 bits


for in 0 to 15 loop
   entrada <= rom(contador + 1:
   receive <= "1 after delay;
   wait until acpt="1";
   receive <= "0 after delay;
   wait until acpt="0";
   end loop;
   end loop;
   end process;


Fernando Moraes / Ney Calazans
```


















### -- VHDL PARTE 3 -- ESTUDOS DE CASO


- ARQUITETURA CLEÓPATRA
- · COMUNICAÇÃO ASSÍNCRONA
- CALCULADORA







































```
BD - CODIFICAÇÃO DE LEITURA
rmdr <= '1' when uins.r =1 or uins.r=6 or uins.r=7
                                                      else '0';
rir <= '1'
                   when uins.r =2
                                                             else '0';
rpc <= '1'
                  when uins.r = 3 or uins.r=7
                                                             else '0';
rac <= '1'
                  when uins.r =4 or uins.r=6
                                                             else '0':
rrs <= '1'
                  when uins.r=5
                                                             else '0';
Fernando Moraes / Nev Calazans
```

```
BD - ULA
um <= "00000001";
zero <= '0';
process(uins.u,busA,busB)
   begin
     case uins.u is
        when 0 => somaAB( busA, busB, zero, out_ula, cout);
        when 1 => somaAB( busA, um, zero, out_ula, cout);
        when 2 => out_ula <= not busA;
        when 4 => out_ula <= busB;
        when 5 => out_ula <= busA or busB;
        when 6 => out_ula <= busA and busB;
        when 7 => out_ula <= busA;
        when others => null;
 end case:
end process:
                                                                       \blacksquare
Fernando Moraes / Ney Calazans
```







### BLOCO DE CONTROLE Vantagens deste estilo de descrição: Simples de descrever o controle: fetch seguido de case para seleção da operação. Fácil de realizar a temporização: basta inserir após cada microinstrução uma espera por borda de clock. Atenção: após a última microinstrução do ciclo de instrução não vai wait. Razão: antes do fetch já tem inserido um wait. Esta temporização permite instruções com número diferente de ciclos para execução, como é o caso da arquitetura proposta.



### BC - Exemplo de instrução (3) • Micro código para o HALT: - implementa através de uma espera pelo reset when hit => while reset='0' loop wait until ck'event and ck='1'; end loop; Crítica à implementação apresentada: As seqüências mar\_pc, mdr\_MmarP, e mdr\_Mmar são repetidas inúmeras vezes. Poder-se-ia ter escrito um código mais estruturado.



# begin ce <= uins.ce; rw <= uins.rw; dp: datapath port map ( uins=>uins, ck=>ck, reset=>reset, ir=>ir, address=>address, datamem=>datamem, n=>n, z=>z, c=>c, v=>v); ctrl: control port map ( ir=>ir, n=>n, z=>z, c=>c, v=>v), ck=>ck, reset=>reset, uins=>uins); end cleopatra;



```
TEST BENCH (2)

• IMPLEMENTAÇÃO:
architecture tb of tb is

signal ck, reset, ce, rw, inicio: std_logic;
signal address, data : regsize;
file INFILE : TEXT open READ_MODE is "program.txt";
signal memoria : ram;
signal ops, endereco : integer;
begin
end tb


Fernando Moraes / Ney Calazans
```

```
TEST BENCH (4)

A MEMÓRIA É UM ARRAY, QUE É LIDO OU ESCRITO CONFORME OS SINAIS CE E RW.

4 -- ler da memória

data <= memoria(CONV_INTEGER(address)) when ce='1' and rw='1' else "ZZZZZZZZ";
```



```
TEST BENCH (5)

O PROGRAMA ARMAZENADO NA MEMÓRIA É CARREGADO QUANDO O RESET ESTÁ ATIVO

6 -- realizar a carga na memória quando acontece o reset process variable IN_LINE: -- pointer to string variable linha: string(1 to 5); begin wait until reset = "1"; SUBIDA DO RESET while NOT( endfile(INFILE) loop -- end file checking read(IN_LINE, IN_LINE); -- read line of a file read(IN_LINE, IInha); decodifica a linha e gera o sinal "go" end loop; end process;
```

```
TEST BENCH (6)
      COMO CONVERTER A LINHA EM ENDEREÇO E DADO E GERAR "GO" :
                                                                               case linha(4) is


when '0' => ops <= 0;

when '1' => ops <= 1;
case linha(1) is
when '0' => endereco <= 0;
when '1' => endereco <= 1;
      when 'F' => endereco <=15;
when others => null;
                                                                               wait for 1 ps:
                                                                               case linha(5) is

when '0' => ops <= ops*16 + 0;


when '1' => ops <= ops*16 + 1;
case linha(2) is
when '0' => endereco <= endereco*16 + 0;
when '1' => endereco <= endereco*16 + 1;
                                                                               when 'F' => ops <= ops*16 + 15;
when others => null;
end case;
wait for 1 ps;
go <= '1';
wait for 1 ps;
when 'F' => endereco <= endereco*16 + 15;
when others => null;
end case;
-- linha (3) é espaço em branco
                                                                                                     Pulso em "go"
                                                                               go <= '0';
                                                                                                        gera escrita na
                                                                                                        memória
          Fazer uma função para converter um char em inteiro
```


### SIMULAÇÃO (1) - PROGRAMA · PROGRAMA (em código objeto) 00 40 ; endereço 00 LDA # 01 98 ; endereço 01 H98 02 54 ; endereço 02 ADD 03 10 ; endereço 03 H10 04 24 ; endereço 04 STA 05 11 ; endereço 05 H11 06 E0 ; endereço 06 HALT 10 77 ; endereço 10 H77 • FUNÇÃO DO PROGRAMA: somar a constante H98 ao conteúdo do endereço H10 e depois gravar o resultado em H11 Fernando Moraes / Ney Calazans




### **ESTUDOS DE CASO**


- ARQUITETURA CLEÓPATRA
- COMUNICAÇÃO ASSÍNCRONA
- CALCULADORA











# Função do periférico Receber 4 palavras de 16 bits para isto a CPU deve enviar 16 palavras de 4 bits Somar as 4 palavras de 16 bits, sem perder precisão para isto o somador deve ter 18 bits Calcular a média aritmética das 4 palavras, sem utilizar divisão emprego de deslocamento à direita Enviar para a CPU a média (16 bits) em pacotes de 4 bits


























IMPLEMENTAÇÃO DO MÓDULO 4


Exercício:

IMPLEMENTE A MÁQUINA DE ESTADOS DA
TRANSPARÊNCIA ANTERIOR EM VHDL













# • ARQUITETURA CLEÓPATRA • COMUNICAÇÃO ASSÍNCRONA • CALCULADORA






# CALCULADORA - package - Define os tipos básicos e constantes package calcHP is subtype opcode is std\_logic\_vector(4 downto 0); subtype opcode is std\_logic\_vector(7 downto 0); type optxt is (ladd, isub, linc, idec, ilog, irs, ista, ircl, iup, idown, ixy, icpx, key); type mem\_rom is array (0 to 127) of opcode; constant add : opcode := "00000"; --- correspondente à especificação original constant sub : opcode := "001111"; procedure somaAB ( signal A.B: in regsize; signal Cin: in STD\_LOGIC; signal S: out regsize; signal Coutout STD\_LOGIC); end calcHP; Fernando Moraes / Ney Calazans 163









## Implementação 1 - Críticas - Utilização de soma e subtração de forma comportamental, complica a geração dos sinais de controle, tipo flag (carry out) - A codificação é complicada, pois à partir da instrução corrente gera-se um sinal de controle para ser utilizado nas atribuições.

