

# Pontifícia Universidade Católica do Rio Grande do Sul Faculdade de Informática - FACIN

# LABORG

Prof. Dr. Rafael Garibotti

#### AULA SOBRE:


# SIMULAÇÃO E PROTOTIPAÇÃO DE PROCESSADORES E ENTRADA E SAÍDA

## INTRODUÇÃO

- Neste trabalho, deve-se simular e prototipar um processador na plataforma Digilent, empregando o esquema que provê saída de dados pelo processador.
- Disponibiliza-se uma implementação funcional simulável e prototipável de um sistema processador+memórias, baseado na arquitetura MR4, um subconjunto da arquitetura MIPS 2000. Esta arquitetura e uma organização para a mesma estão descritas no documento disponível no Moodle.

## INTRODUÇÃO

Abaixo mostra-se o diagrama de blocos do sistema MR4+memórias. Após conseguir simular este sistema, deve-se prototipá-lo.



#### VHDL PARCIAL DO TOP


```
entity MIPSmulti with BRAMs is
    port
    ( clock, reset, selCPU: in std logic;
        addressSERIAL: in reg32;
        ce, rw, resetCPU: out std logic;
        addressCPU: out reg32;
        data_outRAM, data_outCPU: out reg32);
end MIPSmulti with BRAMs;
architecture MIPSmulti with BRAMs of MIPSmulti with BRAMs is
--- vários sinais são declarados aqui (não mostrados, por fins de concisão)
begin
     addressCPU <= addressCPU int;</pre>
     ce <= ce int;
     rw <= rw int;
     resetCPU <= rst cpu;
     MIPS multi: entity work.MIPSmulti
             port map( clock=>clock, reset=>rst cpu,
                        ce=>ce int, rw=>rw int, bw=>bw, i address=>i address,
                       d address=>addressCPU int, instruction=>instruction,
                       data out=>data out CPU, data in=>data out RAM);
     int address <= i address(10 downto 2);</pre>
     P Mem: entity work.program memory
        port map( clock=>clock, address=>int address, instruction=>instruction);
     D Mem: entity work.data memory
          port map (clock=>clock, ce=>ce, we=>rw, bw=>bw,
                    address=>addressRAM(12 downto 0), data in=>data out CPU,
                                           data_out=>data_out_RAM);
                    addressCPU int when selCPU='0' else addressSERIAL;
    addressRAM <=
    rst cpu <= reset or selCPU;</pre>
    data outRAM <= data out RAM;
    data outCPU <= data out CPU;
end MIPSmulti with BRAMs;
```

## PROGRAMA SOMA\_ VET EM ASSEMBLY


```
.data
V3:
                     0x0
                                0 \times 0 \quad 0 \times 0 \quad 0 \times 0
                                                     0x0
                                                            0x0
                                                                 0x0
                                                                      0x0 0x0
           .word
V1:
                     0x1000011 0xff 0x3 0x14 0x878 0x31 0x62 0x10 0x5 0x16 0xAB000002
           .word
                     0x2000002 0xf4 0x3 0x14 0x878 0x31 0x62 0x10 0x5 0x16 0x21000020
V2:
           .word
size:
          .word
                     11
                                          # Add what follows to the text segment of the program
.text
.qlobl
                                           # Declare the label main to be a global one
          main
main:
                     $t0, V1
                                          # generate pointer to V1 source vector
          la
                                          # generate pointer to V2 source vector
                     $t1, V2
          la
                                          # generate pointer to V3 destination vector
                     $t2, V3
          la
                     $t3,size
                                          # get address of size
          la
          1w
                     $t3,0($t3)
                                          # register $t1 contains the size of the array
loop:
                     $t3,end
                                          # if size is/becomes 0, end of processing
          blez
                     $t4,0($t0)
          lw
          1w
                     $t5,0($t1)
          addu
                     $t4,$t4,$t5
                     $t4,0($t2)
                                          # update V3 vector element in memory
           SW
                     $t0,$t0,4
                                          # advance pointers
          addiu
                     $t1,$t1,4
          addiu
          addiu
                     $t2,$t2,4
                     $t3,$t3,-1
          addiu
                                          # decrement elements to process counter
                     loop
                                          # execute the loop another time
          # now, stop
end:
                     end
```

#### SIMULANDO COM O MARS

- Área de dados antes e depois da soma.
  - √ V3 começa com todos seus elementos em 0.




✓ Resultado da soma dos vetores V1 e V2 em V3.



# GERANDO O DUMP DE MEMÓRIA (PROG)


No MARS: File → Dump Memory → arquivo prog.txt



Address	Code	Basic		Source	
0x00400000 0x00400004	0x3c011001 0x3428002c	lui \$1,0x00001001 ori \$8,\$1,0x0000002c	10	la	\$t0,V1
i	0x3c011001 0x34290058		11	la	\$t1,V2
0x00400010 0x00400014	0x3c011001 0x342a0000	, , ,	12	la	\$t2,V3
 0x0040004c	0x08100013	j 0x0040004c	30	end:	j end

## GERANDO O DUMP DE MEMÓRIA (DATA)

No MARS: File → Dump Memory → arquivo data.txt



# MEMÓRIAS NO FPGA – INSTRUÇÕES

```
library IEEE;
                                           Blocos de 16Kbits. Para as instruções temos 512x32 (2Kbytes).
use IEEE.Std Logic 1164.all;
library UNISIM;
                                           Limitação: programa com no máximo 512 instruções.
use UNISIM.vcomponents.all;
entity program memory is
                                          Interface com o processador:
  port( clock: in std logic;
      address: in std logic vector(8 downto 0);
                                              Endereço: 9 bits (512 palavras).
      instruction: out std logic vector(31 downto 0));
end program memory;
                                              Instrução: só leitura, 32 bits.
architecture al of program memory is
begin
                                                        Primeira Instrução do Programa.
 programa : RAMB16_S36
 generic map (
    INIT 00 => X"342b00843c011001342a00003c011001342900583c0110013428002c3c011001
    INIT 01 => X"2529000425080004ad4c0000018d60218d2d00008d0c0000196000098d6b0000"
                                                              Inicialização dos 16Kbits através
    de 64 vetores (3F) com strings
    de 256 bits (64 dígitos hexa).
    port map
       CLK
            => clock,
            => address,
       ADDR
                              Sempre habilitada para leitura (en=1).
                              Nunca é escrita (we=0).
            => x"00000000",
            => x"0",
                               Configurada desta forma como uma ROM.
            => instruction,
```

);

## MEMÓRIAS NO FPGA – DADOS

- 4 blocos de 16Kbits (8kbytes).
- Memória entrelaçada Cada de 16Kbits contém 8 bits de uma região de 32 bits (uma palavra).
- Exemplo de conteúdo na memória de dados:

A inicialização da memória com este conteúdo é (lembrem-se que o simulador e o Hw trabalham com endereçamento "little-endian". Logo, mem0 tem os bytes menos significativos de cada conjunto de 32 bits):

```
mem 3: INIT_00 => X"00...30201000",
mem 2: INIT_00 => X"00...CC000000",
mem 1: INIT_00 => X"00...00BB0000",
mem 0: INIT_00 => X"00...000DAA00",
```

## MEMÓRIAS NO FPGA – DADOS

```
library IEEE;
use IEEE.Std Logic 1164.all;
library UNISIM;
use UNISIM.vcomponents.all;
entity data memory is
                                                                ✓ Interface com o processador:
    port( clock, ce, we, bw: in std logic;
            address: in std_logic_vector(10 downto 0);
           data_in: in std_logic_vector(31 downto 0);
                                                                                 Endereço: 11 bits (2<sup>11</sup>=2048).
           data_out: out std_logic_vector(31 downto 0));
                                                                                 Dados: data in e data out, 32 bits.
end data memory;
architecture al of data memory is
     signal we3, we2, we1, we0 : std logic;
begin
    we3 <= '1' when we='0' and bw='1' else '0';
    we2 <= '1' when we='0' and bw='1' else '0';
we1 <= '1' when we='0' and bw='1' else '0';
we0 <= '1' when we='0' else '0';</pre>
                                                                   bw controla escrita de byte ('0' em sb).
   -- bytes 31 a 24  

✓ BRAM PARA OS BITS 31 a 24
    mem 3 : RAMB16 S9
          generic map (
```

INIT 00 => X"0000000000000000002ab00000000000

## MEMÓRIAS NO FPGA – DADOS

Exemplo de configuração da BRAM dos bits menos significativos:

end al;

```
-- bytes 7 a 0
mem 0 : RAMB16 S9
  generic map (
 port map (
  CLK
    => clock,
  ADDR
    => address,
    => '1',
   => we3,
    => data in(7 downto 0),
    => "0".
  DIP
    => data out(7 downto 0),
    => '0'
  SSR
  );
```

## COMO GERAR O VHDL DESTAS MEMÓRIAS?

- Usando o programa le mars (fonte fornecido).
- Executando le mars sem parâmetros:

```
* PROGRAMA QUE LE DOIS ARQUIVOS: instrucoes e codigo

* uso: ./le_mars <arquivo programa> <arquivo dados> [d]

* [d] pode ser qualquer caracter, sendo opcional, indica debug


* Please report all bugs to {fernando.moraes, ney.calazans}@pucrs.br
```

Executando: ./le\_mars prog.txt data.txt

Arquivo memory.vhd gerado


#### SIMULANDO O PROCESSADOR

- Criar um projeto no ISE com 3 arquivos:
  - ✓ memory.vhd (gerado pelo programa le\_mars a partir dos segmentos de texto e dados do MARS)
  - ✓ MIPSmulti\_com\_BRAMS.vhd
  - √ mips\_sem\_perif\_tb.vhd
- > Simular por 6 μs (microsegundos)




# VISÃO MACRO DA SIMULAÇÃO

> Percebe-se 11 escritas na memória de dados (resultados das somas):




## UMA ESCRITA NA MEMÓRIA

- > Escrita (sw), leva 4 ciclos.
- > Escrita do valor 2c (reg(12)=\$t4) no endereço 9.



#### MATERIAL DE APOIO



#### RESUMINDO O PROCESSO

- 1. Simular/validar no MARS um programa escrito em linguagem de montagem.
  - ✓ No exemplo, o soma\_vet.asm.
- 2. Fazer os dumps de memória:
  - ✓ prog.txt
  - ✓ data.txt
- 3. Gerar o memory.vhd através do programa *le\_mars*.
- 4. Simular:
  - ✓ memory.vhd
  - ✓ MIPSmulti\_com\_BRAMS.vhd
  - ✓ mips\_sem\_perif\_tb.vhd

## TRABALHO

- 1. Simular o exemplo soma de vetores para dominar o ambiente de simulação do processador MR4 (MIPS) com memórias do tipo BRAM:
  - √ memory.vhd
  - ✓ MIPSmulti\_com\_BRAMS.vhd
  - √ mips\_sem\_perif\_tb.vhd
- No material de apoio, tem um documento de referência:
  - ✓ Simulacao\_MR4\_com\_Exercicios.doc.


- 2. Escrever um contador de segundos que conte de 000,0s a 999,9s (com precisão de décimos de segundos) e em seguida pare. Para tanto:
  - ✓ Implemente um rotina que conte exatamente 1 décimo de segundo basta fazer um laço que execute cerca de 5 milhões de instruções do MIPS, supondo que o clock do processador é de 50MHz.
  - ✓ O algoritmo do programa é simples e pode ser resumido em quatro passos:
    - 1. Zerar quatro registradores do MIPS (digamos \$s0, \$s1, \$s2 e \$s3).
    - 2. Escrever na saída os 4 valores, correspondendo a décimos, unidades, dezenas e centenas de segundos. Se todos estes valores forem simultaneamente 9, parar.
    - 3. Chamar uma função que espera exatamente 1 décimo de seg.
    - 4. Incrementar contagem e ir para passo 2.

- Validar este programa no MARS:
  - ✓ OBS: usem um laço com valor de contagem menor.
- Sugestão para a área de dados (endereços de entrada e saída):


Como escrever nesta área de dados

```
la $t0, out_dec_s # obtém endereço de reg periférico décimos
lw $t0, 0($t0)
sb $s0, 0($t0) # escreve valor de contagem ($s0) no periférico
```

- Simulação no MARS:
- Estado parcial da simulação (0/0/5/2)




Final da contagem: 09 / 09 / 09/ 09



- 3. Acrescentar hardware ao MIPS\_multi\_with\_BRAMs, um conjunto de 4 registradores de 4 bits para armazenar o valor de contagem de segundos. Como realizar isto?
  - a. Os 4 registradores de saída estarão mapeados nos endereços do início da área apontada pelo registrador \$gp do MIPS (que no MARS possui valor inicial 0x10008000).
  - b. Note que os registradores externos devem ser síncronos em relação ao processador (ou seja, usam os mesmos sinais de clock e reset que este).
  - c. Produza um processo de decodificação individual para cada um dos quatro registradores, baseado nos sinais ce, rw e addressCPU gerados pelo processador.
  - d. Após criar os registradores, ligue cada um destes a um dos displays da placa Nexys2, através do driver de display já usado em outras ocasiões.


Exemplo de nível mais alto do protótipo – o retângulo mais externo corresponde aos limites do FPGA.



- Simular a aplicação, visualizando nos 4 registradores de contagem o valor do contador.
- 6 Arquivos VHDL para a simulação:
  - ✓ memory.vhd: programa contador
  - ✓ dspl\_drv\_nexys.vhd: driver que aciona os displays (fornecido).
  - periferico.vhd
  - ✓ MIPSmulti\_com\_BRAMS.vhd
  - √ top\_conts.vhd: contendo o periférico e o processador
  - ✓ mips\_com\_perif\_tb.vhd (fornecido)


# SIMULAÇÃO INICIAL

- Visualizar registradores reg[8], reg[9], reg[16]-reg[19] (\$s0-\$s3).
- No periférico, visualizar os registradores.




# CONTANDO O TEMPO DE SIMULAÇÃO

- Medir o tempo para 1 décimo de segundo.
- No meu código foi 1240 ns (varia de acordo com a forma como o programa é escrito).
- Multiplicando 1240ns \* 10000 = 0,0124 = 12,4 ms



#### SIMULANDO AGORA POR 13ms

- Visualizar os registradors reg[8], reg[9], reg[16]-reg[19] (\$s0-\$s3).
- 13 ms (milissegundos).



### ROTINA DO TEMPO

- Chamada por jal.
- Inicializa \$t0 com 2, e decrementa até chegar a zero.
- Volta com jr \$ra.



#### 4. Prototipar o sistema completo:

- ✓ Não esquecer de dar a devida atenção à definição da interface do FPGA com o mundo externo, através da especificação do arquivo UCF.
- ✓ Não esquecer ao prototipar o sistema de garantir que as memórias de instruções e dados são carregadas desde o início da execução com as informações necessárias para executar o programa que produz o contador de segundos.
- ✓ Modificar o valor de controle da contagem para precisão de décimo de segundo.

#### RESUMO DO TRABALHO 3B

- O Trabalho 3B (T3B) consiste em um arquivo compactado (.zip) contendo:
  - ✓ Um relatório em PDF descrevendo a estrutura de hardware adicionada, bem como do programa executado no protótipo.
  - ✓ Código assembly da aplicação, comentado.
  - ✓ Diretório com os 6 VHDLs, o UCF e o .bit.
  - ✓ O projeto ISE completo do protótipo gerado.
  - ✓ **DEVE-SE** mostrar a operação do projeto em uma plataforma de prototipação ao professor em alguma aula.