

Lab 4


學號: 109062110 姓名: 祝語辰

A. Lab Implementation Block Diagram






FSM



B. Questions and Discussions

1. Please explain why we need the debounce module. Does its clock rate need to be the same as the one-pulse module's clock rate? And why?


因為按鍵是機械式的結構,所以訊號不會像數位的一樣精準上下,所以需要這樣處理。



debounce 的 clk 不用和 onepulse 相同,他的 clk 是用來決定調多久採一次樣,當 Input 訊號穩定時再行輸出。

2. What happens when the one-pulse module's clock rate is faster or slower than the FSM's? You may draw waveforms to help with the explanation.

這個我有深刻的體驗,因為在我的 design 中,因為不佳的 coding style 導致。




如果經過 One pulse 處理的訊號作為控制訊號的話,也就是用在 combinational block 的 if-else 或 case 之中,那麼他們就會出現在 sensitive list,訊號有所變化都會 always block 都會執行。因此,若 one pulse

的 clk 小於 FSM clk,會導致,在一個 State 中,多次觸發。以本次的 lab 來說,就會被鎖死(主觀感受)在一個 state 當中,但實際上是因為 next_state 還沒改變 state,就被立刻洗掉了。

3. Please explain how the 7-segment can simultaneously display different content for each digit to the human eyes. Hint: frames per second (FPS) for human eyes.

利用視覺暫留,使 4 個 digit 快速地輪流顯示,只要四個 digit 個顯示一次的時間,在約等於人眼讀取一個 frame 的時間,就可以讓人腦感受到四個 Digit 同時顯示。



C. Problem Encountered

因為我的設計並不是用 counter 和 state 獨立、每 0.1 秒更新一次,而是 state 每 0.1 秒更新一次,如果有按鍵觸發,再採取相應的動作。雖然說我是有寫出來,但經過這次慘痛的教訓之後,讓我知道 coding style 很重要(尤其是在和和同學討論後,發現自己浪費了許多時間在 de 一些莫名其妙的 bug 之後。我在過程中,碰到的問題是我一個 state 是 0.1 秒更新一次,但是我每按一次鍵,即使有經過"one_pulse"處理,只維持一個 clock,但會讀到兩次。因為我的按鍵,比方說是"startBtn",會因為我在 combinational 的 always block 用來做 if-else 判斷而出現在 sensitive list,而且按鍵一個 pulse(clk)比 0.1 秒快太多,導致按一下等於按兩下。再加上本次的 FSM 在計數和暫停之間互換,出現鎖死的感覺。我最後的做法是再製造出另外的一個了半個 clock 的 clock 訊號來做區分。但是在老師的 ppt 上好像有提到這種方法也不建議這種 coding style,所以我應該在下一個 lab 會想辦法改成正確的 coding style,以提升 coding 的效率以及品質。

D. Suggestions

無