
未命中，从 DDR 读
命中，从缓存读
a
官方缓存带宽 250 B/cycle
核0
核1
核2
核3
makespan 66,992
命中率 0.7%
b
缓存带宽降为 60 B/cycle（仅作机理验证）
核0
核1
核2
核3
makespan 52,314
命中率 74.5%
0
10000
20000
30000
40000
50000
60000
70000
时间（周期）