# Lab 3


學號: 108071003 姓名: 李彥璋

#### 1. 實作過程

Clock\_divider: 這題是要做一個 module 來改變 clk 的頻率,主要是可以拿來套用在不同的題目。譬如說  $2^2$  就是 0,1 是 1 ; 2,3 是 0 · 整體來說這題沒有很困難。

Lab3\_1.v: 這題是要讓 led 燈一閃一閃,閃的頻率也有所不同。我本來很快就寫完了,看過助教的 demo 影片,發現我的燈怎麼閃得那麼快,朋友也說我應該寫錯了。後來才知道原來我根本觀念錯誤(我把用 Clock\_divider 得出來的新 clock 直接當成燈號==),修正後以為就會對了,結果遇到另一個問題(寫在 2.)。

Lab3\_2.v: 這題是要讓 led 燈有 3 種模式——閃一閃、左移右移、expanding(XD)。對了,幸好有先看討論區,得知 CONSTRAIN 的 speed 要改成 dir。這題我寫到快中風==,等等把遇到的各種困難寫在 2.,以下先附上 fsm 的設計。



### 2. 學到的東西與遇到的困難

Lab3\_1.v:因為有 2 種頻率(24&27)所以我一開始是寫成兩個 always block,裡面分別判斷rst,en,以及 speed,結果 implement 的時候會跳 error。經過查詢後,好像是重複給一個變數賦值,然後我就一直覺得自己沒有(其實我後來也不知道是哪裡,不得不說 verilog 的 error 好難找),最後我的解決辦法是:我突然想到好像可以在外面先直接判斷 speed 是多少,並選出我到底是要 27 還是 24 的 clock,這樣就不用寫兩個 always block 了!(講起來很輕鬆,但我想好久 TT)。

### Lab3\_2.v:

這題一開始我也是連 implement 都過不了,一樣是重複賦值的問題(原因出在 expanding mode,我在 combinational 的地方想要直接指定 led[某一位] = 1/0,而後  $led_next = led$ ,我覺得是因為 led 在下面 sequential 也賦值的緣故 )。關於 expaning mode,我想了很久,後來想到可能可以使用「數

學」的方式讓它 expand·16 位數分成左右兩半·**左邊\*2+1;右邊+2**(少一位)·左邊比較簡單可以直接寫·右邊要記錄現在到第幾位了。

寫到這邊我以為自己對了(暗自開心?)·放到機器上跑,覺得 emmm 很有道理(XD???)。但是跑去看助教 demo 影片後,我發現「為甚麼 shifting mode,往一個方向 shift 超過板子的長度後,換一個方向還會有 1 跑進來」(也就是其實固定有 8 個燈亮,而我直接用<<、 >>是不行的,因為超出去再回來那些該亮的燈就不亮了)。崩潰==後來真的是經過超久超久,我才想到解決辦法:我改成「用一個 48bits 的變數來 shift」,這樣就不會有 1 被吃掉的問題了。(不過這個應該有其他寫法(?,我覺得我的方法也沒有到很好的感覺==)

## 3. 想對老師或助教說的話

很感謝有討論區可以看大家都問甚麼 TT·有時候自己也是有那些問題 OR 疑問·就能比較快解決:D。我覺得 VERILOG 好討厭 XDDD·bug 超難找的·而且感覺彈性很低。希望這學期能在課堂好好學習,然後通過這堂課!