

SHANGHAI JIAO TONG UNIVERSITY

《数字加法器与计时器的制作与调试报告》

学生学号: _____515030910067____

专业:_____信息安全____

完成时间: _____2017/4/13____

学院(系): 电子信息与电气工程学院

目录

1. 功能介绍 1
1.1 实验基本要求1
1.2后期扩展要求1
2. 设计方案与设计过程
2.1 设计方案1
2.2 设计过程1
2. 1. 1 管脚定义1
2.1.2程序参数定义2
2.1.3 功能切换顶层逻辑
2.1.4 数码管使能引脚设计3
2.1.5 加法器微动开关设计4
2.1.6 计时器微动开关设计
2.1.7 LED 灯显示设计5
2.1.8 数码管四位十六进制设计5
2.1.9 数码管显示设计6
3. 实验中遇到的问题及解决方案7
4. 实验感想与心得体会7
5. 作品展示 8
6. 源代码 9

数字加法器与计时器

1. 功能介绍

1.1 实验基本要求

用拨码开关输入两个四位二进制数,按下运算按钮后,以 led 的方式显示运算的结果。

1.2 后期扩展要求

- (1) 利用 Basys2 板上的微动开关提供清零功能。
- (2) 利用 Basys2 板上的后两位数码管显示加法结果的十六进制表示(直接防止溢出)
- (3) 利用 Basys2 板上四位数码管与八位 LED 管实现同步计时器。
- (4) 利用 Basys2 板上微动开关实现计时器与加法器功能间的切换。
- (5) 利用 Basys2 板上微动开关提供计时器的开始计时、暂停、清零功能。

2. 设计方案与设计过程

2.1 设计方案

我们的目标是实现 2 个四位二进制数的加法与一个四位十六进制数的计时器,将要用到 Basys2 板的所有管脚。由于功能的复杂性与开关显示器的有限性,在这两个分立功能的实现上,许多构件将会被重用,给我们的程序逻辑设计带来很大的挑战,在这里,我们将实现显示器与开关的多功能性与重用性,将诸多功能集成于一块 Basys2 板上。

2.1 设计过程

2.1.1 管脚定义

管教定义的 39²42 这几行,大概是在说,当时钟与微动开关同时发送信号的时候,时钟会让位于微动开关,如果没有这个定义,将会出现 Unrouted 错误,我会在后面具体讨论。在此,我们用到了 Basys2 板上的所有器件。

2.1.2 程序参数定义

```
4 input wire [3:0] addition_1 , //第一个四位二进制加数 5 input wire [3:0] addition_2 , //第二个四位二进制加数 //如:微型工艺
5 input wire [3:0] addition_2,
6 input wire add,
7 input wire clr,
                                      //加法微动开关
                                      //清除微动开关
//时钟引脚
//第二个和位
//第一个和位
15 reg cout;
16 reg[3:0] num ;
16 reg[3:0] num ;
17 reg [36:0] clk_cnt ;
18 reg [36:0] clk_cnt2 ;
                                      //第一个时钟
//第二个时钟
//表征计时器start/pause的参量
19 regrw;
20 reg shift_bt;
                                      //表征功能切换的参量
21 reg [3:0]num2;
                                      //存储计时器数码管的每一个十六进制位
22 reg [3:0]stop;
                                      //显示计时器暂停时的STOP
    reg [7:0] LED_show;
                                       //LED管的八位二进制存储
```

2.1.3 功能切换顶层逻辑

$$initial: \begin{cases} rw = 0 \\ shift_bt = 0 \end{cases}$$

$$shift_{-}bt$$
 $0:$ 加法功能
$$1:$$
 计数器功能 $\rightarrow rw$ $0:$ 开始计数
$$1:$$
 暂停计数

$$rw = 0 \longleftrightarrow \underbrace{start/pause$$
微动开关
在shift_bt=1时才能运作
$$shift_bt = 0 \longleftrightarrow \underbrace{shift$$
% $shift$ _bt = 1

2.1.4 数码管使能引脚设计

```
always @(*)
case(shift_bt)
        an[3]=~clk_cnt[15];
       an[2]=clk_cnt[15];
an[0]=1;
        an[1]=1;
    end
    case(rw)
        case(clk_cnt[16])
            case(clk_cnt[15])
                begin
                    an[0]=0;
                    an[1]=1 ;
                    an[2]=1;
                    an[3]=1;
                end
            0:
                begin
                    an[0]=1 ;
                    an[1]=0 ;
                    an[2]=1;
                    an[3]=1;
                end
            endcase
            case(clk_cnt[15])
                begin
                    an[0]=1 ;
                    an[1]=1;
                    an[2]=0;
                    an[3]=1;
                end
```

```
begin
                     an[0]=1;
                     an[1]=1;
                     an[2]=1;
                     an[3]=0;
                end
            endcase
        endcase
        case(clk_cnt2[16])
        1:
            case(clk_cnt2[15])
                begin
                    an[0]=0;
                     an[1]=1;
                    an[2]=1;
                    an[3]=1;
                 end
                begin
                    an[0]=1 ;
                    an[1]=0;
an[2]=1;
                     an[3]=1;
            endcase
        0:
            case(clk_cnt2[15])
            1:
                begin
                    an[0]=1 ;
an[1]=1 ;
                     an[2]=0;
                    an[3]=1;
                end
            0:
                begin
                    an[0]=1 ;
                     an[1]=1;
                     an[2]=1;
                     an[3]=0;
                end
            endcase
        endcase
    endcase
endcase
```

第 3 页 共 15 页

在这里首先对 shift_bt 进行 case 分类:

- 0 (加法类): 那就关闭前两个使能引脚,利用时钟,在数码管上分别错位显示加法结果的高十六进制位和低十六进制位。
- 1 (计时器类): 那就继续对 rw 进行 case 分类:
 - 0 (开始计时类):利用时钟的两位二进制,在四个数码管上分别错位显示计时结果的<u>从高到低4个十六进制位</u>。
 - 1 (暂停计时类): 此时时钟暂停,若继续使用第一个时钟,四个数码管有且仅有一个会显示结果,于是利用第二个独立时钟的两位二进制,在四个数码管上分别显示: STOP。

2.1.5 加法器微动开关设计

```
always@(posedge add or posedge clr or posedge clk )
if(add)
         begin
                   {cout,LED_show[3:0]}= addition_1 +addition_2;
                   {cout,num}= addition_1 +addition_2;
LED_show[4]=cout;
         end
else
if(clr)
         begin
                  clk_cnt=0 ;
LED_show=8'b00000000 ;
                   cout=0;
                   num=4'b0000 ;
         end
else
         case(rw)
         0:
              begin
                   clk_cnt = clk_cnt+1;
                   if(clk_cnt[36:33]>15)
                       clk cnt=0;
                   clk_cnt2 = clk_cnt2+1 ;
if(clk_cnt2[36:33]>15)
                       clk_cnt2=0;
              end
         begin
              clk_cnt2 = clk_cnt2+1;
              if(clk_cnt2[36:33]>15)
clk_cnt2=0;
         end
         endcase
```

add (加法开关): cout 与 LED_show[3:0]分别保存<u>加法进位</u>与<u>后四个二进制位</u>,形成一高一低两个十六进制位,num 与 LED_show[3:0]值一致,然后把 cout 值赋给 LED_show[4]。cout 与 num 将作为<u>一高一低两个十六进制位在数码管上显示</u>,LED_show[4:0]将作为五位二进制数在 LED 管上显示。实现 LED 与数码管的同步显示。

clr (清零开关): 当按下 clr 时,时钟 1 与所有数字信息都将清零,这个开关还可以复用在 计时器的计时清零上。

2.1.6 计时器微动开关设计

```
always @(posedge start or posedge shift)
if(shift)
    begin
        if(shift_bt==0)
        begin
            rw=1 ;
            shift bt=1;
        end
        else
        begin
            shift bt=0;
            rw=0;
        end
else if(shift_bt==1)
begin
    if(rw==1)
       rw=0 ;
    else
        rw=1 ;
end
```

start(计时暂停/开始开关): 这个开关可以切换计时器的计时与终止, <u>同时这里考虑到了</u> 只有在当前是计时功能时,这个开关才能运作。

shift(功能切换开关):可以切换加法功能与计时功能,<u>同时考虑到了进入加法模式时</u>时钟1切换回运行模式,进入计时模式时,时钟起初保持暂停。

2.1.7 LED 灯显示设计

这里 LED 灯对不同功能的显示由功能 切换键 shift 控制,分别显示加法器的 和结果,与计时器的计时结果。

2.1.8 数码管四位十六进制设计

按照时钟信号,赋予数码管数字不同时间不同的十六进制值。

2.1.9 数码管显示设计

```
always @(*)
case(shift bt)
                                                        1:
0:
                                                             case(rw)
    case(clk_cnt[15])
                                                             0:
    1:
                                                                 case(num2)
        case(num)
                                                                     0:a_to_g=7'b0000001;
        0:a_to_g=7'b0000001;
                                                                     1:a_to_g=7'b1001111;
                                                                     2:a_to_g=7'b0010010;
         1:a_to_g=7'b1001111;
        2:a_to_g=7'b0010010;
3:a_to_g=7'b0000110;
                                                                     3:a_to_g=7'b0000110;
                                                                     4:a to g=7'b1001100;
        4:a_to_g=7'b1001100;
                                                                     5:a_to_g=7'b0100100;
        5:a_to_g=7'b0100100;
                                                                     6:a_to_g=7'b0100000;
        6:a_to_g=7'b0100000;
                                                                      7:a_to_g=7'b0001111;
        7:a to g=7'b0001111;
                                                                     8:a_to_g=7'b0000000;
        8:a_to_g=7'b0000000;
                                                                     9:a_to_g=7'b0000100;
        9:a_to_g=7'b0000100;
                                                                      'hA: a_to_g=7'b0001000;
                                                                      'hB: a_to_g=7'b1100000;
         'hA: a_to_g=7'b0001000;
         'hB: a_to_g=7'b1100000;
                                                                      'hC: a_to_g=7'b0110001;
         'hC: a_to_g=7'b0110001;
                                                                      'hD: a_to_g=7'b1000010;
         'hD: a_to_g=7'b1000010;
                                                                      'hE: a to g=7'b0110000;
         'hE: a_to_g=7'b0110000;
                                                                      'hF: a_to_g=7'b0111000;
         'hF: a_to_g=7'b0111000;
                                                                 endcase
        default: a_to_g=7'b0000001;
        endcase
                                                             case(clk_cnt2[16])
    a.
                                                                 1:
        case(cout)
                                                                     case(clk_cnt2[15])
        0:a_to_g=7'b0000001;
        1:a_to_g=7'b1001111;
                                                                          a_to_g=7'b0100100;
        2:a_to_g=7'b0010010;
3:a_to_g=7'b0000110;
                                                                          a_to_g=7'b1110000;
        4:a_to_g=7'b1001100;
                                                                      endcase
        5:a_to_g=7'b0100100;
6:a_to_g=7'b0100000;
                                                                 0:
                                                                      case(clk_cnt2[15])
        7:a to g=7'b0001111;
                                                                     1:
        8:a_to_g=7'b00000000;
                                                                          a_to_g=7'b0000001;
        9:a_to_g=7'b0000100;
         'hA: a_to_g=7'b0001000;
                                                                          a_to_g=7'b0011000:
         'hB: a_to_g=7'b1100000;
                                                                     endcase
         'hC: a_to_g=7'b0110001;
                                                             endcase
         'hD: a_to_g=7'b1000010;
                                                             endcase
         'hE: a_to_g=7'b0110000;
                                                        endcase
                                                 284
         'hF: a to g=7'b0111000;
        endcase
    endcase
```

这里数码管的显示比较复杂,是一种复杂的功能复用。既要与(2.1.4)处的使能引脚精确配合使用,又要配合(2.1.8)十六进制位值,并符合(2.1.3)顶层逻辑的设计框架。

在这里首先对 shift bt 进行 case 分类:

- 0(加法类):根据时钟错位分别显示和的十六进制进位与低位。
- 1 (计时器类): 那就继续对 rw 进行 case 分类:
 - 0 (开始计时类): 利用时钟的两位二进制,在四个数码管上分别错位显示计时结果的从高到低4个十六进制位。
 - 1 (暂停计时类): 此时时钟暂停,若继续使用第一个时钟,四个数码管有且仅有一个会显示结果,于是利用第二个独立时钟的两位二进制,在四个数码管上分别显示: STOP。

3. 实验中遇到的问题及解决方案

所遇问题	解决方案
在实验中遇到的程序上最大的问题就是对参	查找网上相关资料理解概念:
数的定义: reg与 wire 的混淆勿用,导致程	wire 对应于连续赋值,如 assign
序一直一直在报错。	reg 对应于过程赋值,如 always
硬件方面所遇最大的问题是 ISE 版本不兼容	这个问题困扰了我很久很久,在向助教求助
问题: 开发环境 ISE14.2 (nt64), 在遇到微	时,助教给予的解释是:版本不兼容。之后
动开关时,synthesis-translate-map都可以	我又在实验室的电脑上运行了该程序,出现
一一通过,但在 place&route 中会出现以下	了不同的错误(这个问题我还是没想明白,
错误: Par:100 - Design is not completely	因为看讲义的时候,那些微动开关是可以正
routed. There are 180 signals that are not	常定义的)。
completely routed in this design. See the	
"final_top.unroutes" file for a list of	最后,在浏览了诸多论坛以后,我发现了解
all unrouted signals.	决的方案,就是在每一个微动开关管脚定义
	的时候,加上一句:
	NET "xxx" CLOCK_DEDICATED_ROUTE = FALSE;
	意思就是当时钟与微动开关信号冲突时,牺
	牲时钟,让微动开关先处理事件。
由于功能集成,许多参量的值都会被重用,	在把两个功能集成的时候,我设计了一个顶
因此在模式切换的时候,一些未被考虑到的	层逻辑结构,考虑了每一种情况中所有变量
参数可能会导致一些难以预测的结果。	的取值,以及在模式切换时变量的随带更改。
比如: 在计时器计时暂停的时候, 如果直接	用上了诸多的条件判断语句来保证每一种情
切换成加法器模式,此时时钟还处在暂停状	况都能在规则内运行,防止误操作带来的不
态,两位十六进制和只会随机显示一位。	可逆中断。

4. 实验感想与心得体会

只进行了两次 FPGA 课程的学习,并且在课上还有代码与详细操作步骤可供参考。这次独立完成一个 FPGA 的大作业制作,在最初有了一个大致的设想后,觉得这些功能应该是很容易就可以实现吧,但当开始着手时,发现非常困难,连实现一个很简单的功能都需要 debug 很久很久,第一个晚上一无所获,感觉完全实现自己的设想大概是无从谈起了。


之后在图书馆里借来了两本《verilog编程基础》,又花了一晚上把一些基础语法与表达式

大致熟悉了一遍,心理才感觉比较安定,第三个晚上便开始了大作业的实现。在这个过程中,询问过助教,查阅过网络论坛、博客,也问过班里的同学,也与这个版本的 ISE 作了许多斗争(最后发现每次闪退的原因是:不支持中文输入,一打中文注释就闪退)。当然,很庆幸的是,紧赶慢赶,经过无数次的调试,最终还是实现了最初的设想。


感谢在这个过程中帮助过我的老师,助教和同学们!

5. 作品展示

加法器:



计时器:



第 8 页 共 15 页

6. 源代码

Verilog 文件:

```
module final top(
                              //第一个四位二进制加数
//第二个四位二进制加数
input wire [3:0] addition 1,
input wire [3:0] addition 2,
                              //加法微动开关
input wire add,
                              //清除微动开关
input wire clr,
                              //时钟引脚
input wire clk,
output reg [7:0] LED,
                              //LED 管引脚定义
output reg [6:0]a_to_g,
                              //数码管引脚定义
                              //数码管使能端定义
output reg[3:0] an,
input wire start,
                              //计时器暂停/开始微动开关
input wire shift);
                              //功能切换微动开关
reg cout ;
                              //第二个和位
                              //第一个和位
reg [3:0] num ;
reg [36:0] clk cnt;
                              //第一个时钟
                              //第二个时钟
reg [36:0] clk cnt2;
                              //表征计时器 start/pause 的参量
reg rw;
reg shift_bt ;
                              //表征功能切换的参量
                              //存储计时器数码管的每一个十六进制位
reg [3:0] num2;
reg [3:0]stop;
                             //显示计时器暂停时的 STOP
reg [7:0] LED show;
                              //LED 管的八位二进制存储
always @(*)
case(shift bt)
0:
   begin
      an[3] = c1k_cnt[15];
      an[2]=c1k cnt[15];
      an[0]=1:
      an[1]=1;
   end
1:
   case (rw)
   0:
      case(clk cnt[16])
      1:
          case(clk cnt[15])
          1:
             begin
                an[0]=0:
                an[1]=1:
                an[2]=1;
                an[3]=1;
             end
          0:
```

```
begin
                an[0]=1;
                an[1]=0;
                an[2]=1;
                an[3]=1;
            end
        endcase
   0:
        case(clk_cnt[15])
        1:
           begin
                an[0]=1;
                an[1]=1;
                an[2]=0;
                an[3]=1;
            end
        0:
           begin
                an[0]=1;
                an[1]=1;
                an[2]=1;
                an[3]=0;
            end
        endcase
    endcase
1:
    case(c1k_cnt2[16])
        {\rm case}\left({\rm c1k\_cnt2[15]}\right)
        1:
            begin
                an[0]=0;
                an[1]=1;
                an[2]=1;
                an[3]=1;
            end
        0:
           begin
                an[0]=1;
                an[1]=0;
                an[2]=1;
                an[3]=1;
            end
        endcase
   0:
        case(c1k_cnt2[15])
        1:
            begin
                an[0]=1;
                an[1]=1;
                an[2]=0;
                an[3]=1;
            end
```

```
0:
                begin
                    an[0]=1;
                    an[1]=1;
                    an[2]=1;
                    an[3]=0;
                end
            endcase
        endcase
    endcase
endcase
always @(*)
case(c1k_cnt[16])
    1:
        case(clk_cnt[15])
            num2 = c1k_cnt[36:33];
        0:
            num2 = c1k_cnt[32:29];
        endcase
   0:
        case(c1k_cnt[15])
            num2 = c1k_cnt[28:25];
        0:
            num2=c1k_cnt[24:21];
        endcase
endcase
always@(posedge add or posedge clr or posedge clk)
if (add)
        begin
                {cout, LED_show[3:0]} = addition_1 +addition_2;
                {cout, num} = addition_1 +addition_2;
                LED\_show[4]=cout;
        end
else
if (clr)
        begin
                c1k_cnt=0;
                LED_show=8'b00000000;
                cout=0;
                num=4'b0000;
        end
else
        case (rw)
        0:
            begin
                clk cnt = clk cnt+1;
                if (clk cnt[36:33]>15)
```

```
c1k\_cnt=0;
                c1k cnt2 = c1k cnt2+1;
                if(clk cnt2[36:33]>15)
                    c1k cnt2=0;
            end
        1:
        begin
            c1k\_cnt2 = c1k\_cnt2+1;
            if(clk cnt2[36:33]>15)
                c1k\_cnt2=0;
        end
        endcase
always @(posedge start or posedge shift)
if(shift)
   begin
        if(shift_bt==0)
        begin
            rw=1 ;
            shift_bt=1 ;
        end
        else
        begin
            shift_bt=0;
            rw=0;
        end
    end
else if(shift_bt==1)
begin
    if(rw==1)
        rw=0;
    else
        rw=1 ;
end
always @(*)
case(shift_bt)
0:
    LED=LED show;
1:
    LED=c1k_cnt[28:21] ;
endcase
always @(*)
case(shift_bt)
    case(clk_cnt[15])
    1:
        case (num)
        0:a_to_g=7'b0000001;
        1:a to g=7'b1001111;
        2:a to g=7'b0010010;
        3:a to g=7' b0000110;
```

```
4:a to g=7'b1001100;
    5:a to g=7'b0100100;
    6:a to g=7' b0100000;
    7:a to g=7'b0001111;
    8:a to g=7'b0000000;
    9:a to g=7' b0000100;
    'hA: a to g=7'b0001000;
    'hB: a_to_g=7'b1100000;
    'hC: a_to_g=7'b0110001;
    'hD: a to g=7'b1000010;
    'hE: a_to_g=7'b0110000;
    'hF: a to g=7'b0111000;
    default: a_to_g=7' b0000001;
    endcase
0:
    case (cout)
    0:a to g=7' b0000001;
    1:a to g=7'b1001111;
    2:a to g=7'b0010010;
    3:a to g=7'b0000110;
    4:a to g=7' b1001100;
    5:a to g=7' b0100100;
    6:a to g=7'b0100000;
    7:a to g=7'b0001111;
    8:a to g=7' b0000000;
    9:a to g=7'b0000100;
    'hA: a_to_g=7'b0001000;
    'hB: a to g=7'b1100000;
    'hC: a to g=7'b0110001;
    'hD: a to g=7'b1000010;
    'hE: a to g=7'b0110000;
    'hF: a to g=7'b0111000;
   endcase
endcase
case (rw)
0:
    case (num2)
        0:a_to_g=7' b0000001;
        1:a to g=7'b1001111;
        2:a to g=7'b0010010;
        3:a_to_g=7'b0000110;
        4:a_to_g=7'b1001100;
        5:a_to_g=7'b0100100;
        6:a to g=7' b0100000;
        7:a_to_g=7'b0001111;
        8:a_to_g=7' b0000000;
       9:a to g=7' b0000100;
        'hA: a to g=7'b0001000;
        'hB: a_to_g=7'b1100000;
        'hC: a_to_g=7'b0110001;
        'hD: a to g=7'b1000010;
        'hE: a to g=7'b0110000;
        'hF: a to g=7'b0111000;
```

1:

endcase

```
1:
    case(c1k_cnt2[16])
         1:
              case(c1k cnt2[15])
                  a_to_g=7' b0100100;
             0:
                  a_to_g=7' b1110000;
              endcase
         0:
              case(c1k cnt2[15])
                  a_to_g=7' b0000001;
             0:
                  a to g=7' b0011000;
             endcase
    endcase
    endcase
endcase
endmodule
ucf 管脚定义文件:
NET "LED[0]" LOC = M5;
NET "LED[1]" LOC = M11;
NET "LED[2]" LOC = P7;
NET "LED[3]" LOC = P6;
NET "LED[4]" LOC = N5;
NET "LED[5]" LOC = N4;
NET "LED[6]" LOC = P4;
NET "LED[7]" LOC = G1;
NET "addition_1[0]" LOC = G3;
NET "addition_1[1]" LOC = F3;
NET "addition 1[2]" LOC = E2;
NET "addition_1[3]" LOC = N3;
NET "addition_2[0]" LOC = P11;
NET "addition 2[1]" LOC = L3;
NET "addition 2[3]" LOC = B4;
NET "addition 2[2]" LOC = K3;
NET a_{to}g[0] LOC = M12;
NET a_{to}g[1] LOC = L13;
NET "a_to_g[2]" LOC = P12;
NET "a_to_g[3]" LOC = N11;
NET "a to g[4]" LOC = N14;
NET a_{to_g[6]} LOC = L14;
NET a_{to}g[5] LOC = H12;
NET "an[0]" LOC = K14;
NET "an[1]" LOC = M13;
NET "an[2]" LOC = J12;
```

```
NET "an[3]" LOC = F12 ;

NET "clk" LOC = B8 ;
NET "add" LOC = G12;
NET "clr" LOC = C11;
NET "start" LOC = A7 ;
NET "shift" LOC = M4 ;

NET "start" CLOCK_DEDICATED_ROUTE = FALSE;
NET "shift" CLOCK_DEDICATED_ROUTE = FALSE;
NET "add" CLOCK_DEDICATED_ROUTE = FALSE;
NET "clr" CLOCK_DEDICATED_ROUTE = FALSE;
```