实验二 模型机组合部件的实现(一) 班级 智能 2103 班 姓名 姚丁钰 学号 202107030125

一、实验目的

- 1. 了解简易模型机的内部结构和工作原理。
- 2. 熟悉译码器、运算器的工作原理。
- 3. 分析模型机的功能,设计指令译码器。
- 4. 分析模型机的功能,设计 ALU。


二、实验内容

- 1.用 VERILOG 语言设计指令译码器;
- 2. 用 VERILOG 语言设计 ALU。

三、实验过程

- 1、指令译码器
- A) 创建工程(选择的芯片为 family=Cyclone II; name=EP2C5T144C8)


步骤: 左上角 file->New Project Wizard->选择工程位置和工程名->选择芯片 Cyclone II, available device 中选择 EP2C5T144C8->点击 next->最后点击 finish 完成创建工程



B) 编写源代码

步骤: 左上角 file->new->Verilog hdl file->编写代码(模块名需与工程名一致)

->编译成功后保存到工程文件中



```
| module decoder(| input wire en, | input wire (7:0) ir, | output reg mova_movb_movc_add_sub_andl_notl_rsr_rsl_jmp,jz_jc_inl_outl_nop,halt); | output reg mova_movb_movc_add_sub_andl_notl_rsr_rsl_jmp,jz_jc_inl_outl_nop,halt); | output reg mova_movb_movc_add_sub_andl_notl_rsr_rsl_jmp,jz_jc_inl_outl_nop,halt] | output reg mova_movb_movc_add_sub_andl_notl_rsr_rsl_jmp,jz_jc_inl_outl_nop,halt] | output reg mova_movb_movc_add_sub_andl_notl_rsr_rsl_jmp,jz_jc_inl_outl_nop,halt] | output reg mova_movb_movc_add_sub_andl_notl_rsr_rsl_jmp,jz_jc_inl_outl_nop,halt] | output reg mova_add_sub_andl_notl_rsr_rsl_jmp,jz_jc_inl_outl_nop,halt] | output reg mova_add_sub_andl_notl_notl_nop,halt] | output reg mova_add_sub_andl_notl_nop,halt] | output reg mova_add_sub_andl_notl_notl_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_nop,halt_
```

C) 编译与调试(包含编译调试过程中的错误、警告信息以及资源消耗) 警告信息:

```
Harning (10235): Verilog HDL Always Construct warning at ins_decode.v(7): variable "en" is read inside the Always Construct but isn't in the Always Construct's Event Control Warning: Feature LogicLock is not available with your current license


### Warning: No exact pin location assignment(s) for 25 pins of 25 total pins

### Warning: Control House of Event Point Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
```

资源消耗:

```
Flow Status
                                  Successful - Wed Nov 16 23:35:19 2022
Quartus II Version
                                  9.0 Build 184 04/29/2009 SP 1 SJ Web Edition
Revision Name
                                  ins_decode
Top-level Entity Name
                                  ins_decode
Family
                                  Cyclone II
Device
                                  EP2C5T144C8
Timing Models
                                 Final
Met timing requirements
                                 26 / 4,608 ( < 1 % )
Total logic elements
   Total combinational functions 26 / 4,608 ( < 1 % )
                                 0 / 4,608 ( 0 % )
   Dedicated logic registers
Total registers
                                  0
Total pins
                                  25 / 89 ( 28 % )
Total virtual pins
                                  0
Total memory bits
                                  0 / 119,808 ( 0 % )
Embedded Multiplier 9-bit elements 0 / 26 ( 0 % )
Total PLLs
                                  0/2(0%)
```

D) RTL 视图



第 4 页 共 17 页

视图分析及结论:

代码出现提示: Warning: No exact pin location assignment(s) for 5 pins of 5 total pins,是因为没有分配管脚,由于此次实验没在实体电路板上运行,因此引脚可以暂时不做分配。


代码出现提示: Warning: Found 16 output pins without output pin load capacitance assignment,是因为没有给输出管教指定负载电容,该功能用于估算 TCO 和功耗,可以不理会。

图中出现大量的选择器,是因为存在很多的条件判断语句,需要对信号进行分类判断从而决定输出。

图中没有出现锁存器,是因为初始化赋值都是 0,在每一种的输入下,所有的输出端口都有赋值。

一个功能的实现需要经过多重门的处理后才能实现,一个元件的内部原理结构图十分 复杂。

接口设计:




指令译码器的输入输出引脚如上图所示。en 为使能信号, ir[7..0]是 8 位指令编码, 输出是对应的 16 条指令。


指令译码器是根据指令系统表中的指令编码,对输入的 8 位指令进行解析,判定是哪条指令,则对应指令的输出为 1,否则输出为 0。

汇编符号	功能	编码
MOV R1, R2	$(R2) \rightarrow R1$	1100 R1 R2
MOV M, R2	$(R2) \rightarrow (C)$	1100 11 R2
MOV R1, M	((C)) →R1	1100 R1 11
ADD R1, R2	$(R1) + (R2) \rightarrow R1$	1001 R1 R2
SUB R1, R2	$(R1) - (R2) \rightarrow R1$	0110 R1 R2
AND R1, R2	$(R1) & (R2) \rightarrow R1$	1011 R1 R2
NOT R1	/ (R1) → R1	0101 R1 XX
RSR R1	(R1)循环右移一位→ R1	1010 R1 00
RSL R1	(R1)循环左移一位→ R1	1010 R1 11
JMP add	add → PC	0011 00 00, address
JZ add	结果为0时add → PC	0011 00 01, address
JC add	结果有进位时 add → PC	0011 00 10, address
IN R1	(开关 7-0) → R1	0010 R1 XX
OUT R2	(R2) → 发光二极管 7-0	0100 XX R2
NOP		0111 00 00
HALT	停机	1000 00 00


E) 功能仿真波形



使能为1:



使能为 0:



结果分析及结论:

功能仿真是指不考虑器件延时和布线延时的理想情况下对源代码进行逻辑功能的 验证。

功能仿真的缺点是不带有任何的门延时、线延时等等,只是理想情况下的仿真,优点是仿真速度快,可以根据需要观察电路输入输出端口和电路内部任一信号寄存器的波形。

使能信号为1时,指令可进入电路,按其译码逻辑,准确输出。

使能信号为0时,拒绝指令的进入,输出全部为0。

当 en 为 0 时,不管 ir 为何值,16 个输出全为 0

当 en 为 1 时:


当 ir=11000000 时, mova 输出为 1;

当 ir=11001100 时, movb 输出为 1;


当 ir=11000011 时, movc 输出为 1;

当 ir=10010000 时, add 输出为 1; 当 ir=01100000 时, sub 输出为 1; 当 ir=10110000 时, and1 输出为 1; 当 ir=01010000 时, not1 输出为 1; 当 ir=10100000 时, rsr 输出为 1; 当 ir=10100011 时, rsl 输出为 1; 当 ir=00110000 时, jmp 输出为 1; 当 ir=00110001 时, jz 输出为 1; 当 ir=00110010 时, jc 输出为 1; 当 ir=00100000 时, in1 输出为 1; 当 ir=01000000 时, out1 输出为 1; 当 ir=01110000 时, nop 输出为 1; 当 ir=10000000 时, halt 输出为 1;


F) 时序仿真波形



使能为1:



使能为 0:



时序仿真存在延迟,因为时序仿真是在布线后进行,布线的延时信息,而且它和特 定的器件是有关系的, 又包含了器件的延时信息, 所以是最接近真实器件运行的仿真。


从波形中可以看出,当输入状态发生改变时,输出结果并未同时发生改变,而是有一定延迟,同时由于输入状态的改变,电路出现"冒险",导致输出结果未与预期结果相同。但是由于只有使能为1时,输入信号才会存在不同路径对输出信号产生影响,因此只有使能为1时,才会出现冒险。当使能为0时,所有输出信号所有时间均为0。


时序仿真使用的仿真器和功能仿真使用的仿真器是相同的,所需的流程和激励也是相同的;惟一的差别是为时序仿真加载到仿真器的设计包括基于实际布局布线设计的最坏情况的布局布线延时,并且在仿真结果波形图中,时序仿真后的信号加载了时延,而功能仿真没有。

时序仿真可以用来验证程序在目标器件中的时序关系。同时考虑了器件的延迟后, 其输出结果跟接近实际情况,但是考虑的情况过多,不容易操作,容易产生错误。时序 仿真不仅反应出输出和输入的逻辑关系,同时还计算了时间的延时信息,是与实际系统 更接近的一种仿真结果。


G) 时序分析

操作方法是:编译后,在 compilation report 中选择【timing analysis】-【summary】和【tpd】






Legal Notice			c	lack		quired		tual F	2P	From	То	
Flow Summary					P2	P Time	Tir	ne				
Flow Settings		1		I/A	No			.116		ir[6]	not1	
Flow Non-Defaul Flow Elapsed Tin		2	-	I/A	No		-	.879		ir[6]	121	
		3	-	I/A	No		13.5	.864		en	not1	
Flow OS Summ		4	-	I/A	No	0.000	-	.808		ir[6]	imp	
Flow Log	ai	5	-	I/A	No		-	.700 i		ir[6]	įΖ	
		6	-	N/A	None		17.581	_	en	imp		
Analysis & Syn	th	7	-	I/A I/A	-	None None		17.559 ns			en	
Fitter		8	-	2000	No		17.487			ir[6]	add .	
Assembler		9	-	I/A I/A	No		100	.451 i .396 i		en	įΖ	
Timing Analyze	er	10	-	I/A	No		-	.336 i .215 i		ir[6]	movc	
Summary		12	-	10000	No		1000	.2151		ir[6]	jc add	
■ Settings		13	-	I/A I/A	No			.1651		en	1-2-2	
Parallel Cor	mr	_	-	I/A	No		-	. 144 i . 966 i		en	movc	
tpd		14 15	-	1/A	No		-	.932 i		en	jc	
(1) Messages		16	-	1/A	No		-	.932 i .790 i		ir[5]	and1 in1	
incosages		17	-	I/A	No	0.000	-		100	ir[6]	halt	
			-	1/A	No		-	.729 i .541 i		ir[6]	in1	
		18 19	-	I/A	No		-	.5411 .431 i		en	halt	
		-	-	100000			-		112	en		
		20	-	I/A I/A	No No		-	.258	222	ir[6]	out1	
		21	-		No		-	.214		ir[6]	mova	
		22	-	I/A	No No		-	.006 i		en	out1	
		23	-	I/A	No		-	.962 i .718 i		en	mova movb	
		24 25	-	I/A I/A	No		-			ir[6]	1115555	
			-	I/A	No		-	466		en	movb and1	
		26	-		No		-	154		[6]ni		
		27 28	-	I/A I/A	No No		-	.107 i .055 i		ir[3]	movc	
			-		No		-	-	-	ir[5]	imp	
		29	-	I/A			100	.050		ir[5]	sub .	
		30	-	I/A	No		-	.947		ir[5]	įΖ	
		31	-	1/A	No		-	.860		ir[3]	imp	
		32	-	I/A	No		1000	.859		en	and1	
		33	-	I/A	No		1	.752 ו		ir[3]	įΖ	
		34	-	I/A	No		-	.684		ir[2]	movc	
		35	-	I/A	No		-	.646		ir[5]	movc	
	- 11	36	I N	I/A	No	ne	114.	.527 1			rsl	
	- 11						-		207	ir[5]	100000	
		37	-	I/A	No		14.	.475 i	ns	ir[5]	nop	
	>	38	٨	I/A	No	ne	14. 14.	.475 i .462 i	ns ns	ir[5] ir[5]	nop jc	
<	>		٨		-	ne	14. 14.	.475 i	ns ns	ir[5]	nop	
	> tpd	38	٨	I/A	No	ne	14. 14.	.475 i .462 i	ns ns	ir[5] ir[5]	nop jc	
ompilation Report Legal Notice		38	N N	I/A I/A	No No	ne ne Actual P2	14. 14. 14.	.475 i .462 i	ns ns	ir[5] ir[5]	nop jc	
ompilation Report Legal Notice Flow Summary		38 39	N N	I/A	No No	ne ne Actual P2 Time	14. 14. 14.	.475 i .462 i .419 i From	ns ns ns	ir[5] ir[5]	nop jc	
ompilation Report Legal Notice Flow Summary Flow Settings	tpd 40 41	38 39 Slack	N	N/A N/A Require P2P Tii	No No	ne ne Actual P2	14. 14. 14.	.475 i .462 i .419 i	ns ns ns	ir[5] ir[5]	nop jc	
ompilation Report Legal Notice Flow Summary Flow Settings Flow Non-Defaul	40 41 42	38 39 Slack N/A N/A N/A	,	I/A I/A Require P2P Tii None None None	No No	Actual P2 Time 14.267 ns 14.178 ns 14.070 ns	14. 14. 14.	.475 i .462 i .419 i From ir[3] ir[2]	ns ns To ic imp iz	ir[5] ir[5]	nop jc	
empilation Report Legal Notice Flow Summary Flow Settings Flow Non-Defaul Flow Elapsed Tin	40 41 42 43	38 39 Slack N/A N/A N/A	N	N/A N/A Require P2P Tii None None None None	No No	Actual P2 Time 14.267 ns 14.178 ns 14.070 ns 13.990 ns	14. 14. 14.	.475 i .462 i .419 i From ir(3) ir(2) ir(5)	To ic imp iz not1	ir[5] ir[5] ir[5]	nop jc	
mpilation Report Legal Notice Flow Summary Flow Settings Flow Non-Defaul Flow Elapsed Tin Flow OS Summar	40 41 42 43 44	38 39 Slack N/A N/A N/A N/A	N S	N/A Require P2P Til None None None None None	No No	Actual P2 Time 14.178 ns 14.070 ns 13.990 ns 13.625 ns	14.	.475 i .462 i .419 i .From ir(3) ir(2) ir(2) ir(5) ir(3)	To ic imp iz not1 mova	ir[5] ir[5] ir[5]	nop jc	
mpilation Report Legal Notice Flow Summary Flow Settings Flow Non-Defaul Flow Elapsed Tin Flow OS Summar Flow Log	40 41 42 43	38 39 Slack N/A N/A N/A	\ \ \ \	N/A N/A Require P2P Til None None None None None None	No No	Actual P2 Time 14.267 ns 14.178 ns 14.070 ns 13.990 ns	14. 14. 14.	.475 i .462 i .419 i From ir[3] ir[2] ir[2] ir[3] ir[3]	To ic imp iz not1 mova ic	ir[5] ir[5] ir[5]	nop jc	
mpilation Report Legal Notice Flow Summary Flow Settings Flow Non-Defaul Flow Elapsed Tin Flow OS Summar	40 41 42 43 44 45	38 39 Slack N/A N/A N/A N/A N/A	N «	N/A Require P2P Til None None None None None	No No	Actual P2 Time 14.267 ns 14.178 ns 14.070 ns 13.990 ns 13.625 ns 13.585 ns	14. 14. 14.	.475 i .462 i .419 i .From ir(3) ir(2) ir(2) ir(5) ir(3)	To ic imp iz not1 mova	ir[5] ir[5] ir[5]	nop jc	
ompilation Report Legal Notice Flow Summary Flow Settings Flow Non-Defaul Flow Elapsed Tin Flow OS Summar Flow Log Analysis & Synth	40 41 42 43 44 45 46 47 48	38 39 Slack N/A N/A N/A N/A N/A N/A N/A	, I	I/A Require P2P Til None None None None None None None None	No No	Actual P2 Time 14.267 ns 14.178 ns 14.070 ns 13.990 ns 13.625 ns 13.585 ns 13.533 ns 13.414 ns 13.296 ns	14. 14. 14.	.475 i .462 i .419 i .4	ns ns ns ns ns ic imp iz not1 mova ic in1 add sub	ir(5) ir(5) ir(5)	nop jc	
mpilation Report Legal Notice Flow Summary Flow Settings Flow Non-Defaul Flow Elapsed Tin Flow OS Summar Flow Log Analysis & Synthe Fitter Assembler Timing Analyzer	40 41 42 43 44 45 46 47 48 49	38 39 Slack N/A N/A N/A N/A N/A N/A N/A N/A	`	I/A Require P2P Til None None None None None None None None	No No	Actual P2 Time 14.267 ns 14.178 ns 14.070 ns 13.990 ns 13.625 ns 13.535 ns 13.535 ns 13.414 ns 13.296 ns 13.202 ns	14. 14. 14.	.475 (.462 (.419 (.4	ns ns ns ns ic imp iz not1 mova ic in1 add sub mova	ir(5) ir(5) ir(5)	nop jc	
mpilation Report Legal Notice Flow Summary Flow Settings Flow Non-Defaul Flow Elapsed Tin Flow OS Summar Flow Log Analysis & Synth- Fitter Assembler Timing Analyzer Summary	40 41 42 43 44 45 46 47 48 49 50	38 39 Slack N/A N/A N/A N/A N/A N/A N/A N/A	N	Require P2P Til None None None None None None None None	No No	Actual P2 Time 14.267 ns 14.178 ns 14.070 ns 13.990 ns 13.625 ns 13.533 ns 13.533 ns 13.296 ns 13.296 ns 13.296 ns	14. 14. 14.	.475 i .462 i .419 i .419 i .75 i .7	ns ns ns ns ns ns ic imp iz not1 mova ic in1 add sub mova rsl	ir[5] ir[5] ir[5]	nop jc	
mpilation Report Legal Notice Flow Summary Flow Settings Flow Non-Defaul Flow Elapsed Tin Flow OS Summar Flow Log Analysis & Synth Fitter Assembler Timing Analyzer Summary Settings	40 41 42 43 44 45 46 47 48 49	38 39 Slack N/A N/A N/A N/A N/A N/A N/A N/A	\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	I/A Require P2P Til None None None None None None None None	No No	Actual P2 Time 14.267 ns 14.178 ns 14.070 ns 13.990 ns 13.625 ns 13.535 ns 13.535 ns 13.414 ns 13.296 ns 13.202 ns	14. 14. 14.	.475 (.462 (.419 (.4	ns ns ns ns ic imp iz not1 mova ic in1 add sub mova	ir[5] ir[5] ir[5]	nop jc	
mpilation Report Legal Notice Flow Summary Flow Settings Flow Non-Defaul Flow Elapsed Tin Flow OS Summar Flow Log Analysis & Synth Fitter Assembler Timing Analyzer Summary Summary Flow Log Summary Flow Log Analysis & Synth Fitter Assembler James Summary Flow Log Analysis & Synth Fitter Assembler James Summary Flow Log Analyzer Flow Lo	40 41 42 43 44 45 46 47 48 49 50 51 52 53	38 39 N/A N/A N/A N/A N/A N/A N/A N/A N/A N/A	, I	Require P2P Ti None None None None None None None None	No No	Actual P2 Time 14.267 ns 14.178 ns 14.070 ns 13.990 ns 13.625 ns 13.533 ns 13.414 ns 13.296 ns 13.202 ns 12.2861 ns 12.881 ns 12.897 ns	14. 14. 14.	.475 i .462 i .419 i .4	To ic imp iz not1 mova ic in1 add sub mova isl movb	ir[5] ir[5] ir[5]	nop jc	
mpilation Report Legal Notice Flow Summary Flow Settings Flow Non-Defaul Flow Elapsed Tin Flow OS Summar Flow Log Analysis & Synth- Fitter Assembler Timing Analyzer Summary Summary Elsettings Parallel Comp	40 41 42 43 44 45 46 47 48 49 50 51 52 53 54	38 39 Slack N/A N/A N/A N/A N/A N/A N/A N/A N/A N/A		Require P2P Ti None None None None None None None None	No No	Actual P2 Time 14.267 ns 14.178 ns 14.070 ns 13.625 ns 13.585 ns 13.585 ns 13.585 ns 13.296 ns 13.296 ns 12.861 ns 12.861 ns 12.831 ns 12.861 ns 12.861 ns	14. 14. 14.	.475 i .462 i .419 i .419 i .710 i .7	To ic imp iz not1 mova ic in1 add sub mova rsl movb sub nop and1	ir[5] ir[5] ir[5]	nop jc	
mpilation Report Legal Notice Flow Summary Flow Settings Flow Non-Defaul Flow Elapsed Tin Flow OS Summar Flow Log Analysis & Synth- Fitter Assembler Timing Analyzer Summary Summary Elsettings Parallel Comp	40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55	38 39 Slack N/A N/A N/A N/A N/A N/A N/A N/A N/A N/A		Require None None None None None None None None	No No	Actual P2 Time 14.267 ns 14.178 ns 14.070 ns 13.690 ns 13.625 ns 13.585 ns 13.414 ns 13.296 ns 13.202 ns 12.861 ns 12.863 ns 12.867 ns 12.667 ns 12.667 ns	14. 14. 14. 14. 14. 14. 14. 14. 14. 14.	.475 i .462 i .419 i .419 i .613 i .614 i .614 i .615 i .616 i .6	To jc jmp iz not1 mova jc in1 add sub mova rsl movb sub nop and1 halt	ir[5] ir[5] ir[5]	nop jc	
mpilation Report Legal Notice Flow Summary Flow Settings Flow Non-Defaul Flow Elapsed Tin Flow OS Summar Flow Log Analysis & Synth Fitter Assembler Timing Analyzer Summary Summary Elegal Summary Summary Elegal Summary Flow Log Summary Flow Log Analyzer Flow Summary	40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56	38 39 Slack N/A N/A N/A N/A N/A N/A N/A N/A N/A N/A	N	Require P2P Ti None None None None None None None None	No No	Actual P2 Time 14.267 ns 14.178 ns 14.178 ns 14.070 ns 13.990 ns 13.625 ns 13.533 ns 13.414 ns 13.296 ns 13.202 ns 12.869 ns 12.861 ns 12.667 ns 12.6657 ns 12.6648 ns	14. 14. 14. 14. 14. 14. 14. 14. 14. 14.	.475 (.462 (.419 (.4	To jc jmp iz not1 mova ic in1 add sub mova rsl movb sub nop and1 halt mova	ir[5] ir[5] ir[5]	nop jc	
mpilation Report Legal Notice Flow Summary Flow Settings Flow Non-Defaul Flow Elapsed Tin Flow OS Summar Flow Log Analysis & Synth- Fitter Assembler Timing Analyzer Summary Summary Elsettings Parallel Comp	40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55	38 39 Slack N/A N/A N/A N/A N/A N/A N/A N/A N/A N/A		Require None None None None None None None None	No No	Actual P2 Time 14.267 ns 14.178 ns 14.070 ns 13.690 ns 13.625 ns 13.585 ns 13.414 ns 13.296 ns 13.202 ns 12.861 ns 12.863 ns 12.867 ns 12.667 ns 12.667 ns	14. 14. 14.	.475 i .462 i .419 i .419 i .613 i .614 i .614 i .615 i .616 i .6	To jc jmp iz not1 mova jc in1 add sub mova rsl movb sub nop and1 halt	ir[5] ir[5] ir[5]	nop jc	
mpilation Report Legal Notice Flow Summary Flow Settings Flow Non-Defaul Flow Elapsed Tin Flow OS Summar Flow Log Analysis & Synth Fitter Assembler Timing Analyzer Summary Summary Elegal Summary Summary Elegal Summary Flow Log Summary Flow Log Analyzer Flow Summary	40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59	38 39 N/A N/A N/A N/A N/A N/A N/A N/A N/A N/A	×	Require P2P Til None None None None None None None None	No No	Actual P2 Time 14.070 in 14.267 ins 14.178 ins 14.178 ins 13.990 ins 13.990 ins 13.995 ins 13.995 ins 13.995 ins 13.995 ins 13.995 ins 12.895 i	14. 14. 14.	.475 i .462 i .419 i .4	ns n	ir[5] ir[5] ir[5]	nop jc	
mpilation Report Legal Notice Flow Summary Flow Settings Flow Non-Defaul Flow Elapsed Tin Flow OS Summar Flow Log Analysis & Synth- Fitter Assembler Timing Analyzer Summary Summary Elsettings Parallel Comp	40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60	38 39 N/A N/A N/A N/A N/A N/A N/A N/A N/A N/A	\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	I/A I/A Requirit P2P Tit None None None None None None None None	No No	Actual P2 Time 14.178 ns 14.178 ns 14.178 ns 13.990 ns 13.625 ns 13.595 ns 13.595 ns 13.296 ns 12.863 ns 12.861 ns 12.861 ns 12.661 ns 12.665 ns 12.665 ns	14. 14. 14.	.475 i .462 i .419 i .4	ns ns ns ns ros ic imp iz not1 mova ici in1 add sub mova rsl nop and1 halt mova rsl imp iz inp	ir[5] ir[5] ir[5]	nop jc	
mpilation Report Legal Notice Flow Summary Flow Settings Flow Non-Defaul Flow Elapsed Tin Flow OS Summar Flow Log Analysis & Synth Fitter Assembler Timing Analyzer Summary Summary Elegal Summary Summary Elegal Summary Flow Log Summary Flow Log Analyzer Flow Summary	40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61	38 39 N/A N/A N/A N/A N/A N/A N/A N/A N/A N/A		Requirir P2P Tii None None None None None None None None	No No	Actual P2 Time 14.070 ns 14.178 ns 14.178 ns 13.295 ns 13.595 ns 13.595 ns 13.296 ns 13.296 ns 12.293 ns	14. 14. 14.	.475 .462 .462 .419 .4	ns ns ns ns ros ic imp iz not1 mova ici in1 add sub mova rsl movb snop and1 halt mova rsr imp iz movb	ir[5] ir[5] ir[5]	nop jc	
mpilation Report Legal Notice Flow Summary Flow Settings Flow Non-Defaul Flow Elapsed Tin Flow OS Summar Flow Log Analysis & Synth Fitter Assembler Timing Analyzer Summary Summary Elegal Summary Summary Elegal Summary Flow Log Summary Flow Log Analyzer Flow Summary	40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60	38 39 N/A N/A N/A N/A N/A N/A N/A N/A N/A N/A		I/A I/A Requirit P2P Tit None None None None None None None None	No No	Actual P2 Time 14.178 ns 14.178 ns 14.178 ns 13.990 ns 13.625 ns 13.595 ns 13.595 ns 13.296 ns 12.863 ns 12.861 ns 12.861 ns 12.661 ns 12.665 ns 12.665 ns	14. 14. 14. 14. 14. 14. 14. 14. 14. 14.	.475 .462 .462 .463 .419 .4	ns ns ns ns ros ic imp iz not1 mova ici in1 add sub mova rsl nop and1 halt mova rsl imp iz inp	ir[5] ir[5] ir[5]	nop jc	
mpilation Report Legal Notice Flow Summary Flow Settings Flow Non-Defaul Flow Elapsed Tin Flow OS Summar Flow Log Analysis & Synth Fitter Assembler Timing Analyzer Summary Summary Elegal Summary Summary Elegal Summary Flow Log Summary Flow Log Analyzer Flow Summary	40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62	38 39 Slack N/A N/A N/A N/A N/A N/A N/A N/A N/A N/A		Requirir P2P Tii None None None None None None None None	No No	Actual P2 Time 14.07 ns 14.178 ns 14.178 ns 14.178 ns 14.178 ns 13.625 ns 13.505 ns 13.505 ns 13.505 ns 13.503 ns 13.626 ns 12.687 ns 12.688 ns 12.687 ns 12.688 ns 12.687 ns 12.688 ns 12.687 ns 12.688 ns	14. 14. 14.	.475 .462 .462 .419 .4	ns n	ir[5] ir[5] ir[5]	nop jc	
mpilation Report Legal Notice Flow Summary Flow Settings Flow Non-Defaul Flow Elapsed Tin Flow OS Summar Flow Log Analysis & Synth Fitter Assembler Timing Analyzer Summary Summary Elegal Summary Summary Elegal Summary Flow Log Summary Flow Log Analyzer Flow Summary	40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65	38 39 Slack N/A N/A N/A N/A N/A N/A N/A N/A		Requirt P2P Ti None None None None None None None None	No No	Actual P2 Time 14.178 ns 14.178 ns 14.178 ns 13.295 ns 13.625 ns 13.525 ns 13.526 ns 13.526 ns 13.526 ns 13.526 ns 13.526 ns 13.527 ns 12.687 ns 12.688 ns 12.687 ns 12.688 ns 12.687 ns 12.688 ns 12.687 ns 12.688 ns 12.687 ns	14. 14. 14. 14.	.475 i .462 i .419 i .410 i .4	To ic imp iz not1 add sub mova sub nop and1 imp iz movb sub nop and1 imp iz movb out1	ir[5] ir[5] ir[5]	nop jc	
mpilation Report Legal Notice Flow Summary Flow Settings Flow Non-Defaul Flow Elapsed Tin Flow OS Summar Flow Log Analysis & Synth Fitter Assembler Timing Analyzer Summary Summary Elegal Summary Summary Elegal Summary Flow Log Summary Flow Log Analyzer Flow Summary	40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 60 61 62 63 64 65 66	38 39 N/A N/A N/A N/A N/A N/A N/A N/A	N N N N N N N N N N N N N N N N N N N	Requirt P2P Ti None None None None None None None None	No No	Actual P2 Time 14.178 ns 14.178 ns 14.178 ns 14.178 ns 13.595 ns 13.625 ns 13.585 ns 13.414 ns 13.296 ns 13.292 ns 12.263 ns 12.263 ns 12.263 ns 12.265 ns 12.263 ns	14. 14. 14. 14.	.475 i .462 i .419 i .410 i .4	To ic imp iz not1 add sub mova rsr rsl imp iz movb nop add nop add nop add ic imp iz movb to the total rsr rsl imp iz movb nop add ic imp iz movb out1 ic ic	ir[5] ir[5] ir[5]	nop jc	
mpilation Report Legal Notice Flow Summary Flow Settings Flow Non-Defaul Flow Elapsed Tin Flow OS Summar Flow Log Analysis & Synth Fitter Assembler Timing Analyzer Summary Summary Elegal Summary Summary Elegal Summary Flow Log Summary Flow Log Analyzer Flow Summary	### 150 15	38 39 Slack N/A N/A N/A N/A N/A N/A N/A N/A	N N N N N N N N N N N N N N N N N N N	Requirt P2P Til None None None None None None None None	No No	Actual P2 Time 14.178 ns 14.178 ns 14.178 ns 14.070 ns 13.625 ns 13.585 ns 13.585 ns 13.585 ns 13.586 ns 13.286 ns 12.861 ns 12.863 ns	14. 14. 14. 14.	.475 i .462 i .419 i .4	To ic imp iz not1 add sub mova rsl imp iz imp iz mova rsl imp add mova add movb ic in1 add imp iz iz imp iz iz imp iz ic in1 add imp iz ic in1	ir[5] ir[5] ir[5]	nop jc	
mpilation Report Legal Notice Flow Summary Flow Settings Flow Non-Defaul Flow Elapsed Tin Flow OS Summar Flow Log Analysis & Synth- Fitter Assembler Timing Analyzer Summary Summary Elsettings Parallel Comp	40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68	38 39 Slack N/A N/A N/A N/A N/A N/A N/A N/A		Requirt P2P Ti None None None None None None None None	No No	Actual P2 Time 14.070 ns 14.178 ns 14.178 ns 14.070 ns 13.505 ns 13.505 ns 13.505 ns 13.505 ns 13.505 ns 13.202 ns 13.202 ns 12.205 ns 12.207 ns 12.207 ns 12.207 ns 12.208 ns 1	14. 14. 14. 14. 14. 14. 14. 14. 14. 14.	.475 i .462 i .419 i .4	ns n	in(5) in(5) in(5) in(5)	nop jc	
mpilation Report Legal Notice Flow Summary Flow Settings Flow Non-Defaul Flow Elapsed Tin Flow OS Summar Flow Log Analysis & Synth- Fitter Assembler Timing Analyzer Summary Summary Elsettings Parallel Comp	### 150 15	38 39 Slack N/A N/A N/A N/A N/A N/A N/A N/A		Requirt P2P Til None None None None None None None None	No No	Actual P2 Time 14.178 ns 14.178 ns 14.178 ns 14.070 ns 13.625 ns 13.585 ns 13.585 ns 13.585 ns 13.586 ns 13.286 ns 12.861 ns 12.863 ns	14. 14. 14. 14. 14. 14. 14. 14. 14. 14.	.475 i .462 i .419 i .4	To ic imp iz not1 add sub mova rsl imp iz imp iz mova rsl imp add mova add movb ic in1 add imp iz iz imp iz iz imp iz ic in1 add imp iz ic in1	in(5) in(5) in(5) in(5)	nop jc	
mpilation Report Legal Notice Flow Summary Flow Settings Flow Non-Defaul Flow Elapsed Tin Flow OS Summar Flow Log Analysis & Synth Fitter Assembler Timing Analyzer Summary Summary Elegal Summary Summary Elegal Summary Flow Log Summary Flow Log Analyzer Flow Summary	40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 60 61 62 63 64 65 66 67 68 69 70 71	38 39 Slack N/A N/A N/A N/A N/A N/A N/A N/A	N	Requirer P2P Ti None None None None None None None None	No No	Actual P2 Time 14.178 ns 14.178 ns 14.178 ns 13.295 ns 13.595 ns 13.595 ns 13.295 ns 13.295 ns 13.295 ns 12.293 ns 12.193 ns	14. 14. 14. 14. 14. 14. 14. 14. 14. 14.	.475 i .462 i .419 i .4	To ic imp iz not1 add ic in nova rst mova rst mova rst mova out1 ic in not1 ic imp ic in nova out1 ic in in halt move	in(5) in(5) in(5) in(5)	nop jc	
mpilation Report Legal Notice Flow Summary Flow Settings Flow Non-Defaul Flow Elapsed Tin Flow OS Summar Flow Log Analysis & Synth Fitter Assembler Timing Analyzer Summary Summary Elegal Summary Summary Elegal Summary Flow Log Summary Flow Log Analyzer Flow Summary	40 41 42 43 44 45 46 47 50 51 52 53 54 55 56 57 58 60 61 62 63 64 65 66 67 68 69 70 71 72	38 39 Slack N/A N/A N/A N/A N/A N/A N/A N/A		Require P2P Ti None None None None None None None None	No No	Actual P2 Time 14.178 ns 14.178 ns 14.178 ns 13.296 ns 13.505 ns 13.505 ns 13.505 ns 13.503 ns 13.625 ns 13.503 ns 13.625 ns 13.503 ns 13.625 ns 13.503 ns 13.202 ns 13.202 ns 12.263 ns 1	14. 14. 14. 14. 14. 14. 14. 14. 14. 14.	.475 i .462 i .462 i .419 i .4	To ic imp iz not1 mova ic in1 add sub mova sub is imp and1 halt mova is imp add ic imp and1 halt mova ic imp add ic imp add ic imp sub ic in1 halt move imp sub iz	in(5) in(5) in(5) in(5)	nop jc	
mpilation Report Legal Notice Flow Summary Flow Settings Flow Non-Defaul Flow Elapsed Tin Flow OS Summar Flow Log Analysis & Synth Fitter Assembler Timing Analyzer Summary Summary Elegal Summary Summary Elegal Summary Flow Log Summary Flow Log Analyzer Flow Summary	40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 60 61 62 63 64 65 66 67 68 69 70 70 71 72 73	38 39 Slack N/A N/A N/A N/A N/A N/A N/A N/A	N	Require P2P Ti None None None None None None None None	No No	Actual P2 Time 14.178 ns 14.178 ns 14.178 ns 14.178 ns 13.959 ns 13.625 ns 13.595 ns 13.595 ns 13.595 ns 13.595 ns 13.296 ns 13.296 ns 12.296 ns 12.296 ns 12.296 ns 12.297 ns 12.297 ns 12.298 ns 12.299 ns 12.299 ns 12.299 ns 12.299 ns 12.299 ns 12.299 ns 12.199 ns 12.199 ns 11.199 ns	PP	.475 i .462 i .419 i .4	To ic imp iz not1 add sub nop and1 halt mova is imp ic imp sub ic in1 halt ic imp sub ic in1 halt ic imp sub iz movb sub ic imp sub iz move imp sub iz move imp		nop jc	
ompilation Report Legal Notice Flow Summary Flow Settings Flow Non-Defaul Flow Elapsed Tin Flow OS Summar Flow Log Analysis & Synthe Fitter Assembler Timing Analyzer	40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74	38 39 Slack N/A N/A N/A N/A N/A N/A N/A N/A	N	Require P2P Ti None None None None None None None None	No No	Actual P2 Time 14.178 ns 14.178 ns 14.178 ns 14.178 ns 13.256 ns 13.556 ns 13.556 ns 13.556 ns 13.556 ns 13.556 ns 13.256 ns 13.256 ns 13.256 ns 12.266 ns 12.267 ns 12.268 ns 1	14. 14. 14. 14. 14. 14. 14. 14. 14. 14.	.475 i .462 i .462 i .4619 i .	To ic imp iz mova rsl mova rsl mova rsl mova rsl mova ic imp iz movb sub ic imp sub iz mova rsl mova mova mova mova mova mova mova mova		nop jc	
mpilation Report Legal Notice Flow Summary Flow Settings Flow Non-Defaul Flow Elapsed Tin Flow OS Summar Flow Log Analysis & Synth Fitter Assembler Timing Analyzer Summary Summary Flow Log Summary Flow Log Analysis & Synth Fitter Assembler Timing Analyzer Flow Summary Flow Summ	40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 60 61 62 63 64 65 66 67 68 69 70 70 71 72 73	38 39 Slack N/A N/A N/A N/A N/A N/A N/A N/A		Require P2P Ti None None None None None None None None	No No	Actual P2 Time 14.178 ns 14.178 ns 14.178 ns 14.178 ns 13.959 ns 13.625 ns 13.595 ns 13.595 ns 13.595 ns 13.595 ns 13.296 ns 13.296 ns 12.296 ns 12.296 ns 12.296 ns 12.297 ns 12.297 ns 12.298 ns 12.299 ns 12.299 ns 12.299 ns 12.299 ns 12.299 ns 12.299 ns 12.199 ns 12.199 ns 11.199 ns	14. 14. 14. 14. 14. 14. 14. 14. 14. 14.	.475 i .462 i .419 i .4	To ic imp iz not1 add sub nop and1 halt mova is imp ic imp sub ic in1 halt ic imp sub ic in1 halt ic imp sub iz movb sub ic imp sub iz move imp sub iz move imp		nop jc	



Summmary 总结所有经典定时分析的结果,并报告每个定时特性的最坏情况定时。不同的端口由于路径不同,延时时间的也不同。延时范围为 6.989~18.116ns,且集中在 12-14ns 之间。延时分布集中有利于减轻冒险导致的毛刺时长,让有效的输出占比更大。并且不同的元器件之间的时间延迟也不相同。

2、算术逻辑单元 ALU

A) 创建工程(选择的芯片为 family=FLEX10K; name=EPF10K20TI144-4)



B) 编写源代码

```
1 ≡module simple(
 2
             input m,
 3
             input [3:0] s,
 4
             input [7:0] a,b,
 5
             output reg cf, zf,
 6
             output reg [7:0] t);
 7
   reg [8:0] temp;
 8 malways @(m or s or a or b) begin
         zf=0;cf=0;
 9
10
         if (m==1'b0 && s[3:0]==4'b1010) t=b;
         else if (m==1'b0 && (s[3:0]==4'b1100 || s[3:0]==4'b0100)) t=a;
11
12 ≡
         else if (m==1'b1) begin
13 =
             if(s[3:0]==4'b1001) begin
14
                 t=a+b;
                 if(t==8'b00000000) zf=1;
15
16
                 else zf=0;
17
                 temp=a+b;
18
                 if(temp[8]==1'b0) cf=0;
19
                 else cf=1;
20
             end
21 =
             else if(s[3:0] == 4'b0110) begin
22
                 t=b-a;
23
                 if(t==8'b00000000) zf=1;
24
                 else zf=0;
25
                 temp=b-a;
26
                 if(temp[8] == 1'b0) cf=0;
27
                 else cf=1;
28
             end
29
             else if(s[3:0]==4'b1011) t=a&b;
             else if(s[3:0]==4'b0101) t=~b;
30
31
32
33
    end
34
     endmodule
```


C) 编译与调试(包含编译调试过程中的错误、警告信息以及资源消耗) 警告信息:

```
Type | Message | Marning (10240): Verilog RDL Always Construct warning at simple.v(8): inferring latch(es) for variable "t", which holds its previous value in one or more paths through the always construct warning at simple.v(8): inferring latch(es) for variable "temp", which holds its previous value in one or more paths through the always construct warning; Latch (10161atch has unsafe behavior warning; Latch (10161atch has unsafe b
```

资源消耗:

```
Fitter Status
                       Successful - Thu Nov 17 00:35:56 2022
Quartus II Version
                       9.0 Build 184 04/29/2009 SP 1 ST Web Edition
Revision Name
                       simple
Top-level Entity Name
                      simple
Family
                       FLEX10K
Device
                       EPF10K20TI144-4
Timing Models
                       Final
                       76 / 1,152 ( 7 % )
Total logic elements
                       31 / 102 ( 30 % )
Total pins
Total memory bits
                       0 / 12,288 (0%)
```

D) RTL 视图



结果分析及结论:

代码出现提示: Warning: Timing Analysis is analyzing one or more combinational loops as latches,需用异步加载数据信号的寄存器实现这些锁存器,或


者索性从设计中删除他们。

代码出现提示: Warning: Found pins functioning as undefined clocks and/or memory enables,作为时钟的 PIN 没有约束信息。

由图可知,不存在锁存器,因此符合要求。一个功能的实现需要经过多重门的处理 后才能实现,一个元件的内部原理结构图十分复杂。

电路运用加法器实现了加运算,还有大量选择器选择对应的结果输出,还有比较器。输入信号为m,s,a,b,输出信号为t,cf,zf。


接口设计:



其中 m 和 s[3..0]是控制信号,控制 a[7..0]和 b[7..0]输入的数据进行什么操作,并将产生的结果输出到 t[7..0]、cf 和 zf。各引脚间的相互关系如下表所示:

m	s[30]	t[70]	cf	zf
1	1001	t=a+b	有进位, cf=1 无进位, cf=0	和为零, zf=1 和不为零, zf=0
1	0110	t=b-a	有借位, cf=1 无借位, cf=0	差为零, zf=l 差不为零, zf=0
1	1011	t=a&b	不影响	不影响
1	0101	t=/b(注: b 相反)	不影响	不影响
0	1010	t=b	不影响	不影响
0	1100 或 0100	t=a	不影响	不影响

E) 功能仿真波形



当控制信号 m 为 1, s 为 1001 时, 执行 t=a+b

当控制信号 m 为 1, s 为 0110 时, 执行 t=b-a

当控制信号 m 为 1, s 为 1011 时, 执行 t=a&b

当控制信号 m 为 1, s 为 0101 时, 执行 t=~b


当控制信号 m 为 0, s 为 1010 时, 执行 t=b

当控制信号 m 为 0, s 为 1100 或 0100 时, 执行 t=a

当操作不影响 cf 和 zf 时,为了避免产生锁存器,赋初值为 0, cf 和 zf 输出 0。

由于存储 cf 和 zf 的寄存器的使能信号处于非使能状态,因此输出的 cf 和 zf 不会被读入进寄存器。

F) 时序仿真波形



结果分析及结论:

在输入改变的时候,输出会存在一段噪声,随后输出正确的值。不同的操作对应的 噪声时长也不同。

时序仿真输出的延时约 20ns,且输出信号做出反应时产生了短时间内的信号波动。 G) 时序分析

	Туре	Slack	Required Time	Actual Time	From	То	From Clock	To Clock	Failed Paths
1	Worst-case tsu	N/A	None	20.600 ns	Ь[0]	t[6]\$latch		m	0
2	Worst-case too	N/A	None	31.000 ns	t[2]\$latch	t[2]	s[3]		0
3	Worst-case tpd	N/A	None	30.600 ns	ь[0]	zf	-	-	0
4	Worst-case th	N/A	None	12.000 ns	a[2]	t[2]\$latch		s[3]	0
5	Total number of failed paths								0

tpo	ł					
	Slack	Required P2P Time	Actual P2P Time	From	То	
1	N/A	None	30.600 ns	ь[0]	zf	
2	N/A	None	30.200 ns	a[1]	zf	
3	N/A	None	30.000 ns	Ь[1]	zf	
4	N/A	None	29.800 ns	ь[2]	zf	
5	N/A	None	29.400 ns	a[3]	zf	
6	N/A	None	29.400 ns	a[0]	zf	
7	N/A	None	29.000 ns	a[2]	zf	
8	N/A	None	28,700 ns	ь[3]	zf	
9	N/A	None	28.400 ns	ь[4]	zf	
10	N/A	None	27.800 ns	ь[6]	zf	
11	N/A	None	27.700 ns	a[4]	zf	
12	N/A	None	27.400 ns	ь[5]	zf	
13	N/A	None	27.300 ns	a[5]	zf	
14	N/A	None	27.100 ns	a[6]	zf	
15	N/A	None	24.300 ns	Ь[0]	cf	
16	N/A	None	24,200 ns	a[7]	zf	
17	N/A	None	24.200 ns	ь[7]	zf	
18	N/A	None	24.100 ns	s[3]	cf	
19	N/A	None	23.900 ns	a[1]	cf	
20	N/A	None	23.700 ns	Ь[1]	cf	
21	N/A	None	23.500 ns	ь[2]	cf	
22	N/A	None	23.100 ns	a[3]	cf	
23	N/A	None	23.100 ns	a[0]	cf	
24	N/A	None	23.000 ns	s[3]	zf	
25	N/A	None	22.700 ns	a[2]	cf	
26	N/A	None	22.500 ns	s[2]	cf	
27	N/A	None	22.500 ns	s[1]	cf	
28	N/A	None	22.400 ns	ь[3]	cf	
29	N/A	None	22.100 ns	ь[4]	cf	
30	N/A	None	22.000 ns	s[0]	cf	
31	N/A	None	21.500 ns	ь[6]	cf	
32	N/A	None	21,400 ns	s[2]	zf	
33	N/A	None	21.400 ns	s[1]	zf	
34	N/A	None	21,400 ns	a[4]	cf	
35	N/A	None	21.100 ns	ь[5]	cf	
36	N/A	None	21.000 ns	a[5]	cf	
37	N/A	None	20.900 ns	s[0]	zf	
38	N/A	None	20.800 ns	a[6]	cf	
39	N/A	None	17.800 ns	a[7]	cf	
40	N/A	None	17.800 ns	ь[7]	cf	
41	N/A	None	17.700 ns	m	cf	
42	N/A	None	17.000 ns	m	zf	

Summmary 总结所有经典定时分析的结果,并报告每个定时特性的最坏情况定时。不同的端口由于路径不同,延时时间的也不同。延时范围为 17.000~30.600ns,且集中在 21-23ns 之间。延时分布集中有利于减轻冒险导致的毛刺时长,让有效的输出占比更大。并且不同的元器件之间的时间延迟也不相同。

四、思考题

1. 指令译码器必须要 16 个输出吗?可否将一些输出合并,哪些可以合并,为什么?不必须。

控制信号对应指令编码如下:

LD PC=JMP+JZ·ZF+JC·CF

IN PC=/SM +JC·/CF+JZ·/ZF

MADD0=MOVC

MADD1=MOVB

DL=/SM+MOVC+JMP+JZ·ZF+JC·CF

XL=MOVB

LD IR=/SM

/WE=(MOVA+MOVC+ADD+SUB+AND+NOT+IN+RSR+RSL)'

RAA=MOVA+MOVB+MOVC+ADD+SUB+AND+NOT+IN+OUT+RSR+RSL

RWBA=MOVA+MOVB+MOVC+ADD+SUB+AND+NOT+IN+OUT+RSR+RSL

M= ADD+SUB+AND+NOT+RSR+RSL

F->BUS=MOVA+MOVB+ADD+SUB+AND+NOT+OUT

FL->BUS=RSL

FR->BUS=RSR

例如移位控制信号产生逻辑:执行 MOV、ADD、SUB、AND、NOT、OUT 指令时, ALU 输出的数据需通过移位逻辑直传至总线 BUS。

比如: jmp 和 add 是可以合并的,因为 jmp 是将 add 后的结果写入 pc 中,可以进行 add 操作后直接进行写入操作。

比如: add 和 sub 和 and 操作可以合并,因为这三个操作类似,且输出为使能信号,故可以用一个合并使能信号来作为三个输出的共同使能信号。

- 2. ALU 中的 S[3..0]控制信号是来自哪里或者说与什么信息相同? ALU 的 S[3..0]来自指令码 ir 的前四位,与指令寄存器存储的指令前 4 位相同。
- 3、为何 S[3..0]等于 1100 时将输入 a 传给 t, S[3..0]等于 1010 或 0100 时将输入 b 传给 t?

当 S[3..0]为 1100 时,执行传输指令,判断源和目的寄存器,因为不需要写入数据,所以从 RAA 输入源寄存器;因为需要写入数据,所以 RWBA 输入目的寄存器。源寄存器中的数据从 S 口传出,经过 ALU 和移位逻辑,传送到总线上,最终输入目的端,然后给 t 赋值。控制输出 t 等于 a。

当 S[3..0]为 1010 时,是移位操作,因为源和目的都是同一个寄存器 B, 故从 D 口 传出数据,在移位逻辑对数据进行操作,传回目的寄存器 B,只能对 B 中数据进行操作。

当 S[3..0]为 0100 时,是 out 操作,因为 01,所以目的寄存器是 B,故从经过 ALU 和移位逻辑,传输到总线上,再输出,给 t 赋值。

当 S[3..0]等于 1010 或 0100 时, t 等于 b, 此时 alu 相当于选择器。

五、实验总结、必得体会及建议

1、从需要掌握的理论、遇到的困难、解决的办法以及经验教训等方面进行总结。

掌握的理论:

- → quatus-||的操作与仿真;
- → verilog 语言编写电路;
- ◇ 模型机的内部结构和工作原理;
- ◇ 指令译码器的原理;
- → ALU 的工作原理;

解决的办法:询问老师和同学+百度。

遇到的问题:在编写模型机各个部件时没有全局观念,没有考虑把这个部件最终组合后可能的运行情况,使得设计会出现一定的差错。

经验教训: 要学会多尝试,这样才能发现自己的问题。在写代码之前多研究实验指导。

2、对本实验内容、过程和方法的改进建议(可选项)。