实验三模型机组合部件的实现(二)

班级人工智能 2103 姓名姚丁钰学号 202107030125

一、实验目的

- 1. 了解简易模型机的内部结构和工作原理。
- 2. 分析模型机的功能,设计8重3-1多路复用器。
- 3. 分析模型机的功能,设计移位逻辑。
- 4. 分析模型机的工作原理,设计模型机控制信号产生逻辑。


二、实验内容

- 1. 用 VERILOG 语言设计模型机的 8 重 3-1 多路复用器;
- 2. 用 VERILOG 语言设计模型机的移位模块;
- 3. 用 VERILOG 语言设计模型机的控制信号产生逻辑。

三、实验过程

1、8 重 3-1 多路复用器

A)创建工程(选择的芯片为 family=CycloneII; name=EP2C5T144C8) 步骤:【File】->【newprojectwizard】->【next】->【properties】->【next】->选择 芯片类型 family=CycloneII, name=EP2C5T144C8->【next】->【finish】完成工程创建




B) 编写源代码

```
■module mux3 1(a,b,c,madd,y);
 2
    input [7:0] a,b,c;
 3
    input [1:0] madd;
 4
   output reg [7:0] y;
 5
 6
   always@(a,b,c,madd)
   ■begin
 7
 8
        if (madd==2'b00)
 9
        y=a;
10
        else if (madd==2'b01)
11
        y=b;
        else if (madd==2'b10)
12
13
        y=c;
14
        else
        y=0;
15
16
   end
17
    endmodule
```

C) 编译与调试(包含编译调试过程中的错误、警告信息以及资源消耗)


警告信息:



资源消耗:

```
Flow Status
                                 Successful - Sun Nov 20 13:48:48 2022
Quartus II Version
                                 9.0 Build 184 04/29/2009 SP 1 SJ Web Edition
Revision Name
                                 mux3_1
                                 mux3 1
Top-level Entity Name
Family
                                  Cyclone II
                                 EP2C5T144C8
Device
                                 Final
Timing Models
Met timing requirements
                                  Yes
Total logic elements
                                 16 / 4,608 ( < 1 % )
   Total combinational functions 16 / 4,608 ( < 1 % )
    Dedicated logic registers
                                 0 / 4,608 ( 0 % )
Total registers
                                 0
Total pins
                                  34 / 89 ( 38 % )
Total virtual pins
                                  0
Total memory bits
                                 0 / 119,808 ( 0 % )
Embedded Multiplier 9-bit elements 0 / 26 ( 0 \% )
Total PLLs
                                  0/2(0%)
```

D) RTL 视图



视图分析及结论:


当输入为 00 时, 第三个复用器 DATAB 打开, 允许 a 信号输入, 最终输出 a 数据。

当输入为 01 时,第二个复用器 DATAB 打开,允许 b 信号输入;第三个复用器 DATAA 打开,允许第二个复用器传递的 b 通过,最终输出 b 数据。

当输入为 10 时,第一个复用器 DATAB 打开,允许 c 信号输入;第二个复用器 DATAA 打开,允许第一个复用器传递的 c 通过,第三个复用器 DATAA 打开,允许第二个复用器传递的 c 通过,最终输出 c 数据。

图中出现选择器,因为代码中存在条件判断,对信号进行分类判断决定输出。

E) 功能仿真波形



结果分析及结论:

madd=00 时,控制输出 y 等于 a。


madd=01 时,控制输出 y 等于 b。

madd=10 时,控制输出 y 等于 c。

正常情况下是不会出现输入为 11 的情况的,为了避免出现锁存器,因此给输入 11 设置输出为 $\mathbf{0}$ 。

功能仿真忽略延迟的影响会使结果与实际结果有一定误差。

F) 时序仿真波形




结果分析及结论:


时序仿真的输出信号有约 12ns 的延迟。

由于输入的信号的瞬间变化和路径不等长以及延时导致产生冒险,会出现一些不正确的 尖峰信号,也就是毛刺现象,导致输出结果并未与预期结果相同。时序仿真不仅反应出输出 和输入的逻辑关系,同时还计算了时间的延时信息,是与实际系统更接近的一种仿真结果。

G) 时序分析

操作方法是:编译后,在compilationreport中选择【timinganalysis】-【summary】和【tpd】






延时范围为 7.051~13.772ns,且集中在 11-12ns 之间,与时序仿真波形图观察到的结果基本符合,结果由耗时最长的那个决定,故整体耗时为 13.772ns。

实际连接图中个元器件连接之间是存在时间延迟的,而且不同的元器件之间的时间延迟也不相同。

2、移位逻辑

A) 创建工程(选择的芯片为 family=FLEX10K; name=EPF10K20TI144-4)



B) 编写源代码

```
1 ■module shift(fbus,flbus,frbus,a,w,cf);
2
    input fbus, flbus, frbus;
3
    input [7:0] a;
   output reg [7:0] w;
4
5
    output reg cf;
6
7
    always @(fbus,flbus,frbus,w,cf)
8
  ■begin
9
        cf=0;
10
        if(fbus==1) w=a;
11
        else if(flbus==1)begin w[7:1]=a[6:0];w[0]=a[7];cf=a[7]; end
        else if(frbus==1) begin w[7]=a[0];w[6:0]=a[7:1];cf=a[0];end
12
13
        else
               w=8'hZZ;
14
15
    endmodule
```

0) 编译与调试(包含编译调试过程中的错误、警告信息以及资源消耗)

警告信息:

```
* Type | Message | Warning (10235): Verling HDL Always Construct warning at shift.v(10): variable "a" is read inside the Always Construct but isn't in the Always Construct's Event Control | Warning (10235): Verling HDL Always Construct warning at shift.v(11): variable "a" is read inside the Always Construct but isn't in the Always Construct's Event Control | Warning (10235): Verling HDL Always Construct warning at shift.v(12): variable "a" is read inside the Always Construct but isn't in the Always Construct's Event Control | Warning (10235): Verling HDL Always Construct warning at shift.v(12): variable "a" is read inside the Always Construct but isn't in the Always Construct's Event Control | Warning (10235): Verling HDL Always Construct warning at shift.v(12): variable "a" is read inside the Always Construct but isn't in the Always Construct's Event Control | Warning (10235): Verling HDL Always Construct warning at shift.v(12): variable "a" is read inside the Always Construct but isn't in the Always Construct's Event Control | Warning (10235): Verling HDL Always Construct warning at shift.v(12): variable "a" is read inside the Always Construct but isn't in the Always Construct's Event Control | Warning (10235): Verling HDL Always Construct's Event Control | Warning (10235): Verling HDL Always Construct warning at shift.v(12): variable "a" is read inside the Always Construct but isn't in the Always Construct's Event Control | Warning (10235): Verling HDL Always Construct warning at shift.v(12): variable "a" is read inside the Always Construct but isn't in the Always Construct warning at shift.v(12): variable "a" is read inside the Always Construct but isn't in the Always Construct warning at shift.v(12): variable "a" is read inside the Always Construct but isn't in the Always Construct warning at shift.v(12): variable "a" is read inside the Always Construct but isn't in the Always Construct warning at shift.v(12): variable "a" is read inside the Always Construct but isn't in the Always Construct warning at shi
```

资源消耗:

Flow Status Successful - Sun Nov 20 13:45:57 2022

Quartus II Version 9.0 Build 184 04/29/2009 SP 1 SJ Web Edition


Revision Name shift
Top-level Entity Name shift
Family FLEXIOK

Device EPF10K20TC144-4

Timing Models Final
Met timing requirements Yes

Total logic elements 19 / 1,152 (2 %)
Total pins 20 / 102 (20 %)
Total memory bits 0 / 12,288 (0 %)


D) RTL 视图



输入信号为 fbus, frbus, flbus 和 a, 输出信号为 w。

存在多个选择器,因为是多位赋值。

E) 功能仿真波形



结果分析及结论:

当 fbus=1, frbus=0, flbus=0, 不执行移位操作, 输出等于输入, cf 不改变


当 fbus=0, frbus=1, flbus=0, 执行右移, 输出等于输入右移移位, 有进位 cf 为 1

当 fbus=0, frbus=0, flbus=1, 执行左移, 输出等于输入左移一位, cf 不改变

当控制信号全为0时,输出为高阻态

当控制信号对应有效时,对应的赋值操作完成;当控制信号均低电平时,w=8'hzz,符合设计。

F) 时序仿真波形




结果分析及结论:

时序仿真存在约 18ns 的延迟。

由于输入的信号的瞬间变化,由于路径不等长以及延时导致产生冒险,会出现许多不正确的尖峰信号,也就是毛刺现象,导致输出结果并未与预期结果相同。


G) 时序分析



延时范围为 13.400~21.100ns,且集中在 17-18ns 之间,与时序仿真波形图观察到的结果基本符合。结果由耗时最长的那个决定,故整体耗时为 21.100ns。

3、控制信号产生逻辑

A)创建工程(选择的芯片为 family=FLEX10K; name=EPF10K20TI144-4)



B) 编写源代码

```
1 =module con_signal (mova,movb,movc,add,sub,andl,notl,rsr,rsl,jmp,jz,z,jc,c,inl,outl,nop,halt,ir,sm,
    pc_ld,pc_inc,
    madd,
   ram xl, ram dl,
    ir ld,
   reg_ra, reg_wa, reg_we,
    alu_m,alu_s,
 8 shi_fbus,shi_flbus,shi_frbus,
 9 cf_en,zf_en,sm_en,in_en,out_en);
10
input mova, movb, movc, add, sub, andl, notl, rsr, rsl, jmp, jz, z, jc, c, inl, outl, nop, halt, sm;
12 input [7:0] ir;
13 output reg [1:0] reg_ra, reg_wa, madd;
14 output reg [3:0] alu_s;
15 output reg pc ld,pc inc,
16 reg_we,ram_xl,ram_dl,alu_m,
17 shi_fbus,shi_flbus,shi_frbus,
18 ir ld,cf en,zf en,sm en,in en,out en;
19 always@(mova,movb,movc,add,sub,andl,notl,rsr,rsl,jmp,jz,jc,inl,outl,nop,halt,ir,sm)
20 =
        begin
         reg_ra=ir[1:0];
21
        reg_wa=ir[3:2];
alu_s=ir[7:4];
22
23
24
         pc_ld=jmp|(jc&c)|(jz&z);
25
         pc_inc=(~sm)|(jc&(~c))|(jz&(~z));
26
         reg_we=~(sm&(mova|movc|add|sub|andl|notl|rsr|rsl|inl));
27
         ram_xl=movb;
28
         ram_dl=(~sm)|movc|jmp|(jz&z)|(jc&c);
29
         alu m=andl|notl|add|sub|rsr|rsl|outl;
         shi_fbus=mova|movb|add|sub|andl|notl|outl;
31
         shi_flbus=rsl;
32
         shi_frbus=rsr;
33
         ir_ld=~sm;
        cf_en=add|sub|rsr|rsl;
zf_en=add|sub;
34
35
         sm en=~halt;
37
         in_en=inl;
38
         out_en=outl;
         if (sm==1&&movc==1) madd=2'b01;
39
         else if(sm==1&&movb==1) madd=2'b10;
40
         else madd=2'b00;
41
42
         end
43
    endmodule
44
45
```

C) 编译与调试(包含编译调试过程中的错误、警告信息以及资源消耗)

警告信息:

```
Type | Message | Marning (10235): Verilog HDL Always Construct warning at con_signal.v(24): variable "c" is read inside the Always Construct but isn't in the Always Construct's Event Control | Marning (10235): Verilog HDL Always Construct warning at con_signal.v(24): variable "c" is read inside the Always Construct but isn't in the Always Construct's Event Control | Marning (10235): Verilog HDL Always Construct warning at con_signal.v(25): variable "c" is read inside the Always Construct but isn't in the Always Construct's Event Control | Marning (10235): Verilog HDL Always Construct warning at con_signal.v(25): variable "c" is read inside the Always Construct but isn't in the Always Construct | Event Control | Marning (10235): Verilog HDL Always Construct warning at con_signal.v(26): variable "c" is read inside the Always Construct but isn't in the Always Construct's Event Control | Marning (10235): Verilog HDL Always Construct warning at con_signal.v(26): variable "c" is read inside the Always Construct but isn't in the Always Construct's Event Control | Marning: Design contains I input pin(s) that do not drive logic
```

资源消耗:

Flow Status Successful - Fri Nov 25 00:56:31 2022

Quartus II Version 9.0 Build 184 04/29/2009 SP 1 SJ Web Edition


Revision Name con_signal
Top-level Entity Name con_signal
Family FLEX10K

Device EPF10K2OTI144-4

Timing Models Final
Met timing requirements Yes

Total logic elements 30 / 1,152 (3 %)
Total pins 52 / 102 (51 %)
Total memory bits 0 / 12,288 (0 %)


D) RTL 视图



结果分析及结论:

由图验证,不存在锁存器,逻辑电路设计成功。一个元件的内部原理结构图十分复杂。

E) 功能仿真波形



结果分析及结论:

- → 当 mova 指令执行时 shi_fbus 和 sm_en 输出 1,其他输出为 0, madd 输出 00, alu_s 输出为 1100, reg ra 输出 01, reg wa 输出 00
- ➢ 当 movb 指令执行时, ram_xl 和 shi_fbus 和 reg_we 和 sm_en 输出为 1, 其他输出为 0, madd 输出为 10, alu s 输出为 1100, reg ra 输出 01, reg wa 输出 11
- → 当 movc 指令执行时, ram_dl 和 sm_en 输出为 1, 其他输出为 0, madd 输出 01, alu_s 输出 1100, reg ra 输出 11, reg wa 输出 01
- ▶ 当 add 指令执行时, shi_fbus, alu_en, cf_en, zf_en, sm_en 输出为 1, 其他输出为 0, alu s 为 1001, reg ra 输出 01, reg wa 输出 00
- ➤ 当 sub 指令执行时, shi_fbus 和 alu_m, cf_en, zf_en 和 sm_en 输出为 1, 其他输出为 0, alu_s 输出 0110, reg_ra 输出 01, reg_wa 输出 00
- ▶ 当 and1 指令执行时, shi_fbus 和 alu_m 和 sm_en 输出 1, 其他输出 0, alu_s 输出 1011, reg ra 输出 01, reg wa 输出 00
- ▶ not1 指令执行时, shi_fbus 和 alu_m 和 sm_en 输出 1, 其他输出 0, alu_s 输出 0101, reg_ra 输出 00, reg_wa 输出 00
- ➤ rsl 指令执行时, shi_flbus 和 alu_m 和 cf_en 和 sm_en 输出 0, 其他输出 0, alu_s 输出 1010, reg ra 和 reg wa 输出 00
- ➤ rsr 指令执行时, shi_frbus 和 alu_m 和 cf_en 和 sm_en 输出 1, 其他输出 0, alu_s 输出 1010, reg ra 输出 11, reg wa 输出 00
- ▶ jmp 指令执行时, ram_dl, pc_ld, reg_we 和 sm_en 输出 1, 其他输出 0, alu_s 输出 0001, reg ra 和 reg wa 输出 00
- jz 指令为1和 jc 指令为1时,若z和c为1时,ram_dl和 pc_ld和 reg_we和 sm_en输出为1,其他输出为0
- ▶ 若 z 和 c 为 0 时, pc inc 和 reg we 和 sm en 输出 1, 其他输出 0
- ▶ in1 指令执行时, sm en 和 in en 输出 1, 其他输出 0
- Dout 1 指令执行时, sm en 和 out en 输出 1, 其他输出 0
- ▶ nop 指令执行时, sm en 输出 1, 其他输出 0

▶ halt 指令执行时,输出全为 0

Ir 时对应得信号指令,对应着 ir 给指令 mova…赋值,完成输入根据执行指令时各控制信号的关系:

LD PC=JMP+JZ·ZF+JC·CF

IN PC=/SM +JC·/CF+JZ·/ZF

MADD0=MOVC

MADD1=MOVB

DL=/SM+MOVC+JMP+JZ·ZF+JC·CF

XL=MOVB

LD IR=/SM

/WE=(MOVA+MOVC+ADD+SUB+AND+NOT+IN+RSR+RSL)'

RAA=MOVA+MOVB+MOVC+ADD+SUB+AND+NOT+IN+OUT+RSR+RSL

RWBA=MOVA+MOVB+MOVC+ADD+SUB+AND+NOT+IN+OUT+RSR+RSL


M= ADD+SUB+AND+NOT+RSR+RSL

F->BUS=MOVA+MOVB+ADD+SUB+AND+NOT+OUT

FL->BUS=RSL

FR->BUS=RSR

F) 时序仿真波形



结果分析及结论:

改变输入时,先会输出会存在一段噪声,接着才输出正确的值。不同的操作对应的噪声时长也是不同的。但是总体来看,输出的值只有一小部分的时长是被噪声所掩盖的,而绝大部分时间仍然是正确输出的。

时序仿真不仅反应出输出和输入的逻辑关系,同时还计算了时间的延时信息,是与实际 系统更接近的一种仿真结果。

G) 时序分析

	Туре	Slack	Required Time	Actual Time	From	То	From Clock	To Clock	Failed Paths
1	Worst-case tpd	N/A	None	25.800 ns	sub	reg_we			0
2	Total number of failed paths								0

tpo						
·pc		Required	Actual P2P			
	Slack	P2P Time	Time	From	То	
1	N/A	None	25.800 ns	andl	reg_we	
2	N/A	None	25.800 ns	notl	reg_we	
3	N/A	None	25.800 ns	sub	reg_we	
4	N/A	None	24.700 ns	add	reg_we	
5	N/A	None	24.300 ns	jc	ram_dl	
6	N/A	None	23.800 ns	С	ram_dl	
7	N/A	None	21.400 ns	jz	ram_dl	
8	N/A	None	21.400 ns	z	ram_dl	
9	N/A	None	20.900 ns	imp	ram_dl	
10	N/A	None	20.600 ns	rsl	reg_we	
11	N/A	None	20.200 ns	ısı	reg_we	
12	N/A	None	19.700 ns	andl	alu_m	
13	N/A	None	19.700 ns	notl	alu_m	
14	N/A	None	19.700 ns	sub	alu_m	
15	N/A	None	19.100 ns	inl	reg_we	
16	N/A	None	18.600 ns	add	alu_m	
17	N/A	None	18.300 ns	jc	pc_inc	
18	N/A	None	18.000 ns	jc	pc_ld	
19	N/A	None	17.800 ns	С	pc_inc	
20	N/A	None	17.500 ns	andl	shi_fbus	
21	N/A	None	17.500 ns	notl	shi_fbus	
22	N/A	None	17.500 ns	sub	shi_fbus	
23	N/A	None	17.500 ns	С	pc_ld	
24	N/A	None	17.300 ns	outl	alu_m	
25	N/A	None	16.700 ns	sub	zf_en	
26	N/A	None	16.400 ns	add	shi_fbus	
27	N/A	None	15.800 ns	move	reg_we	
28	N/A	None	15.700 ns	sub	cf_en	
29	N/A	None	15.700 ns	mova	reg_we	
30	N/A	None	15.600 ns	outl	out_en	
31	N/A	None	15.600 ns	add	zf_en	
32	N/A	None	15.500 ns	inl	in_en	
33	N/A	None	15.400 ns	jz	pc_inc	
34	N/A	None	15.400 ns	z	pc_inc	
35	N/A	None	15.100 ns	outl	shi_fbus	
36	N/A	None	15.100 ns	rsr	alu_m	
37	N/A	None	15.100 ns	jz	pc_ld	
38	N/A	None	15.100 ns	z	pc_ld	
39	N/A	None	15.000 ns	rsl	alu_m	
40	N/A	None	14.900 ns	ir[4]	alu_s[0]	
41	N/A	None	14.900 ns	ir[2]	reg_wa[0]	
42	N/A	None	14.900 ns	ir[1]	reg_ra[1]	
43	N/A	None	14.900 ns	move	madd[1]	
44	N/A	None	14.800 ns	add	cf_en	
45	N/A	None	14.800 ns	ir[6]	alu_s[2]	

46	N/A	None	14.800 ns	ir[5]	alu_s[1]	
47	N/A	None	14.800 ns	movb	madd[1]	
48	N/A	None	14.700 ns	halt	sm_en	
49	N/A	None	14.700 ns	ir[0]	reg_ra[0]	
50	N/A	None	14.600 ns	ir[3]	reg_wa[1]	
51	N/A	None	14.600 ns	imp	pc_ld	
52	N/A	None	14.500 ns	ir[7]	alu_s[3]	
53	N/A	None	14.400 ns	sm	madd[1]	
54	N/A	None	13.700 ns	181	cf_en	
55	N/A	None	13,700 ns	movc	ram_dl	
56	N/A	None	13.500 ns	rsl	cf_en	
57	N/A	None	13,400 ns	sm	reg_we	
58	N/A	None	13.200 ns	sm	ram_dl	
59	N/A	None	13.000 ns	rsl	shi_flbus	
60	N/A	None	12.900 ns	sm	pc_inc	
61	N/A	None	12.700 ns	movb	shi_fbus	
62	N/A	None	12.700 ns	mova	shi_fbus	
63	N/A	None	12.700 ns	sm	ir_ld	
64	N/A	None	12.600 ns	sm	madd[0]	
65	N/A	None	12.500 ns	movb	ram_xl	
66	N/A	None	12.400 ns	181	shi_frbus	
67	N/A	None	12.100 ns	move	madd[0]	

延时范围为 12.100~25.800ns,且集中在 14-16ns 之间,与时序仿真波形图观察到的结果基本符合。

从 sub 到 reg_we 的最坏定时情况的 tpd 为 25.800ns,并且不同的元器件之间的时间延迟也不相同。

四、思考题

1. 移位逻辑不工作时,输出应该为何值?为什么?应该输出高阻。

移位逻辑不工作时,为了预防移位逻辑输出数据到总线中和其他位置输出到总线中的数据起冲突,应该阻止移位逻辑向总线输出数据,故此时移位逻辑输出应该为高阻。否则移位逻辑会将数据输送到总线,使得总线中有多组数据,这样会干扰其他的模快的正常运转。

2、任选一条指令,介绍指令的过程、信息流动的情况以及执行时控制信号的值。 每条指令都需要两个周期完成,在控制信号的作用下,完成取指和执行操作。 ADDA,B 取指令时的控制信号为: SM 为 0,INPC 为 1,LDPC 为 0,MADD 为 00,XL 为 0,DL 为 1,LDIR 为 1。执行指令时的控制信号为: SM 为 1,RAA₁RAA₀ 为 01,RWBA₁RWBA₀ 为 00,WE 为 0,M 为 0,S₃S₂S₁S₀ 为 1001,FBUS 为 1,FLBUS 和 FRBUS 都为 0。

ADD A, B的控制信号:

取指令(SM=0)

IN PC: 1, MADD: 00,

XL: 0, DL: 1, LD IR: 1

● 执行指令 (SM=1)


RAA₁ RAA₀: 01

RWBA₁RWBA₀: 00

/WE: 0 M: 0,

 $S_3S_2S_1S_0$: 1001 F \rightarrow BUS:1, Lipped

FL→BUS:0, FR→BUS:0,



3. 如何产生正确的控制信号以及具体的编程实现?

首先需要对 16 种命令分别是如何控制信号的一一分析,得出不同命令下信号的输出是什么,然后根据分析的结果将控制信号的命令用或运算组合起来。其次再根据之前所列的每个控制信号的或运算式子,采用 if 语句/whenelse 语句进行编程实现。

LD PC=JMP+JZ·ZF+JC·CF

IN PC=/SM +JC·/CF+JZ·/ZF

MADD0=MOVC

MADD1=MOVB

DL=/SM+MOVC+JMP+JZ·ZF+JC·CF

XL=MOVB

LD IR=/SM

/WE=(MOVA+MOVC+ADD+SUB+AND+NOT+IN+RSR+RSL)'

RAA=MOVA+MOVB+MOVC+ADD+SUB+AND+NOT+IN+OUT+RSR+RSL

RWBA=MOVA+MOVB+MOVC+ADD+SUB+AND+NOT+IN+OUT+RSR+RSL

M=ADD+SUB+AND+NOT+RSR+RSL

F->BUS=MOVA+MOVB+ADD+SUB+AND+NOT+OUT

FL->BUS=RSL

FR->BUS=RSR

编程结果如下:

```
always@(mova,movb,movc,add,sub,andl,notl,rsr,rsl,jmp,jz,jc,inl,outl,nop,halt,ir,sm)
    begin
    reg_ra=ir[1:0];
    reg_wa=ir[3:2];
alu_s=ir[7:4];
    pc_ld=jmp|(jc&c)|(jz&z);
    pc_inc=(~sm)|(jc&(~c))|(jz&(~z));
reg_we=~(sm&(mova|movc|add|sub|andl|notl|rsr|rsl|inl));
    ram_xl=movb;
    ram_dl=(~sm)|movc|jmp|(jz&z)|(jc&c);
    alu_m=andl|notl|add|sub|rsr|rsl|outl;
    shi_fbus=mova|movb|add|sub|andl|notl|outl;
shi_flbus=rsl;
shi_frbus=rsr;
    ir_ld=~sm;
    cf_en=add|sub|rsr|rsl;
    zf_en=add|sub;
    sm_en=~halt;
    in en=inl;
    out_en=outl;
    if(sm==1&&movc==1) madd=2'b01;
    else if(sm==1&&movb==1) madd=2'b10;
    else madd=2'b00;
```

五、实验总结、必得体会及建议

- 1、从需要掌握的理论、遇到的困难、解决的办法以及经验教训等方面进行总结。
- ▶ 掌握的理论: 8 重 3-1 多路复用器、移位逻辑、控制信号的逻辑结构,模型机的内部结构和工作原理。
- ▶ 遇到的困难:在运行调试过程中的锁存器问题
- ▶ 解决的办法:讨论+问老师
- 经验教训:在实现代码前,先认真看一遍实验手册,确保正确性。正确理解工程要实现的功能就可以将代码简化到最佳。
- 2、对本实验内容、过程和方法的改进建议(可选项)。