

USB 双向测速例程

黑金动力社区 2018-02-02

1 简介

本教程介绍如何使用 FTDI 公司的 FT232H 驱动芯片进行 USB 数据传输，文中从底层 FPGA、驱动安装及上位机测试软件设计方面阐述了 USB 开发的整个流程。

2 实验原理


2.1 FT232H 原理介绍

FT232H 是由 FTDI 公司生产的单路 USB2.0 驱动芯片，USB 速度高达 480Mb/s，支持转 UART 或 FIFO 模式，并可配置成多种工业串行或并行接口：

- (1) 可配置成 UART 接口；
- (2) FT245 同步 FIFO 接口；
- (3) FT245 风格异步 FIFO 接口；
- (4) 同步或异步 Bit-Bang 接口；
- (5) MPSSE 接口；
- (6) Fast 串口；
- (7) CPU 风格 FIFO 接口；
- (8) FT1248 接口。


开发板已经默认把 FT232H 配置成 **FT245 同步 FIFO** 接口。下面是 FT232H 的内部结构图，对 FPGA 来说，只需要读写 FT245 内部的 FIFO 数据就能实现 USB 数据的通信了。

2 FT232H Block Diagram




2.2 硬件原理图

如下为 AX7035/AX7050 开发板的 USB 部分原理图，USB 驱动芯片采用 FT232HL，配置为 FT245 FIFO 模式，通过与 EEPROM 93LC56 存储芯片相连，将 FT232HL 配置为 FT245 FIFO 模式的信息存储于 EEPROM 芯片中。



AX7050 USB 部分原理图



AX7035 USB 部分原理图

2.3 FT245 FIFO 接口引脚

如下表所示为 FT245 FIFO 接口定义，ADBUS 为并行接口，供 FPGA 数据通信使用，RXF#，TXE#为 FT232H 输出信号，用于通知 FPGA 是否可读可写，RD#，WR#为读写输入信号，由 FPGA 控制 FIFO 数据的读写。CLKOUT 为 FT245 输出时钟 60MHz，OE#为数据输出使能信号，需要在 RD#有效之前至少提前一个时钟周期使能。

Pin No.	Name	Type	FT245 Configuration Description
13,14,15,16, 17,18,19,20	ADBUS[7:0]	I/O	D7 to D0 bidirectional FIFO data. This bus is normally input unless OE# is low.
21	RXF#	OUTPUT	When high, do not read data from the FIFO. When low, there is data available in the FIFO which can be read by driving RD# low. When in synchronous mode, data is transferred on every clock that RXF# and RD# are both low. Note that the OE# pin must be driven low at least 1 clock period before asserting RD# low.
25	TXE#	OUTPUT	When high, do not write data into the FIFO. When low, data can be written into the FIFO by driving WR# low. When in synchronous mode, data is transferred on every clock that TXE# and WR# are both low.
26	RD#	INPUT	Enables the current FIFO data byte to be driven onto D0...D7 when RD# goes low. The next FIFO data byte (if available) is fetched from the receive FIFO buffer each CLKOUT cycle until RD# goes high.
27	WR#	INPUT	Enables the data byte on the D0...D7 pins to be written into the transmit FIFO buffer when WR# is low. The next FIFO data byte is written to the transmit FIFO buffer each CLKOUT cycle until WR# goes high.
28	SIWU#	INPUT	The Send Immediate / WakeUp signal combines two functions on a single pin. If USB is in suspend mode (PWREN# = 1) and remote wakeup is enabled in the EEPROM, strobing this pin low will cause the device to request a resume on the USB Bus. Normally, this can be used to wake up the Host PC. During normal operation (PWREN# = 0), if this pin is strobed low any data in the device RX buffer will be sent out over USB on the next Bulk-IN request from the drivers regardless of the pending packet size. This can be used to optimize USB transfer speed for some applications. Tie this pin to VCCIO if not used.
29	CLKOUT	OUTPUT	60 MHz Clock driven from the chip. All signals should be synchronized to this clock.
30	OE#	INPUT	Output enable when low to drive data onto D0-7. This should be driven low at least 1 clock period before driving RD# low to allow for data buffer turn-around.

Table 3.7 FT245 Synchronous FIFO Configured Pin Descriptions

2.4 FT245 FIFO 时序

下图为 FT245 FIFO 模式时序图，读时序中，首先 FT232H 将 RXF#拉低，此时可以读取 FIFO 里的数据，FPGA 可将 OE#先拉低，过至少一个时钟周期，再将 RD#拉低，在 CLKOUT 上升沿采集数据；写时序中，FT232H 将 TXE#拉低，表示现在可写，FPGA 可将 WR#拉低，在 CLKOUT 上升沿写入数据。






Figure 4.4 FT245 Synchronous FIFO Interface Signal Waveforms

3 程序设计

程序设计比较简单，功能实现为将从 FT232H 的读 FIFO 中读取的数据存储到 FPGA 内部的 FIFO 中，再将数据从 FIFO 读取出来发送到 FT232H 的写 FIFO 中，实现数据的环通。



代码实现根据前面所讲的时序图，实现其功能即可。代码中采用了简单的状态机，首先在 IDLE 状态下判断 ft_rxf_n 信号是否是 0，如果是 0，标示 FT232 内部的 FIFO 有数据可以读，则进入 READ 状态，开始读取 FT232H 的数据，并存入 FPGA 的 FIFO 中，如果 ft_rxf_n 拉高，进入 IDLE 状态；否则判断 ft_txe_n 是否为 0 并且 FPGA 内部 FIFO 空间不为空，进入 WRITE 状态，将 FIFO 数据写入 FT232H，如果 ft_txe_n 拉高或者 FIFO 空了，进入 IDLE 状态。




FPGA 和 USB 芯片之间的端口定义如下：

引脚名称	功能描述
ft_clk	FT232H 时钟，CLKOUT 频率 60MHz
rst	复位信号，高电平有效
ft_rxf_n	RXF# FT232H FIFO 可以读，低电平有效
ft_txe_n	TXE# FT232H FIFO 可以写，低电平有效
ft_oe_n	OE# 输出使能，低电平有效
ft_rd_n	RD# 读信号，低电平有效
ft_wr_n	WR#写信号，低电平有效
ft_data	FT232H 数据端口，8 位位宽，双向 IO


4 实验流程

4.1 安装 FTDI D2xx driver


在 01_学习教程之例程篇\demo\22_USB_speed_test 文件夹中可以找到 CDM v2.12.28 WHQL Certified_x64.zip，将其解压。




取出开发板，连接上开发板的 USB 接口，打开电源



打开设备管理器，出现新设备，右键点击更新驱动程序软件




点击浏览计算机以查找驱动程序软件



点击浏览找到解压的文件夹，点击确定，并点击下一步。

成功安装驱动如下图：




可以看到出现 USB Serial Converter 设备




4.2 实验现象


将程序下载到 FPGA 中，找到上位机测速软件，打开软件




选择 USB 设备，点击开始按钮



可以看到读写速度在 40MB/s 附近变动，点击暂停按钮可停止测速。




有些同学想要看看 USB 传输的数据，在这里我们提供了“USB 测试工具”，工具在下图中位置：




操作如下：


1) 首先确保程序（与测速软件一致）已下载到 FPGA 中，连接好 USB 线，找到上位机测速软件并打开，在选择设备下拉框里找到 USB 设备，如果没有显示 USB 设备，点击“刷新”按钮之后选择好设备，点击“打开”按钮。如下图：




2) 在数据输入框输入十六进制数据，再点击发送，可以在显示窗口看到发送和接收的数据，进行数据对比，验证正确性。



在这里需要注意下：发送数据需要为偶数个，否则上位机会截取偶数个数据发送，如下图，最后一个数据 f 并没有发送出去。



3) “刷新”按钮类似于关闭端口，点击“刷新”按钮后，发送数据，不会有反应，需要点击“打开”按钮打开 USB 设备。



5 总结

本实验介绍了 FT232H 芯片 FT245 FIFO 模式的读写测速，大家可以结合各自的应用编写上位机程序实现所需功能。