Project #4 <Cache Design>

과목명: 컴퓨터구조실험

학번: 2021202045


이름: 김예은

담당 교수님: 이성원 교수님

분반: 컴구실 (수) 분반


I. GTKWAVE 분석(Random Access 및 Insertion Sort)

(1) Random Access



위의 사진을 보면, IM(INSTRUCTION MEMORY)에서 w_miss=1을 통해 miss가 났음을 확인할 수 있다. 따라서, o_12_rd=1이 되면서 12 cache로 읽어오려 하였으나 MM의

I_IM_Read=1이 확인되어, main memory까지 가서 값을 읽어와 12 cache로 가져온 것을 i_1l_2 _line을 통해 확인할 수 있다. 총 128bit 중 0x3C02644C부분을 가져왔으며, $o_cpu_wait=0$ 이 되면서 o_cpu_insr 에서 main memory에서 가져와 준비된 값을 읽는 것을 확인할 수 있다. 그 때의 $w_int=1$ 이 된다. cache에 가져왔기 때문이다. 아무래도 12 cache에 서도 찾을 수 없어 main memory까지에 접근해야했기 때문에 데이터가 준비되기까지 한 눈에 봐도 긴 cycle이 걸렸음을 확인할 수 있다.




위의 사진은 DM의 i_cpu_rd=1일 때, 즉 load 명령어일 때이다. 이때 w_miss=1이고, o_l2_rd=1인 것을 보아 l2 캐시에서 읽어오려 했으나 MM의 I_DM_Read=1인 것을 보아 main memory까지 접근한 것으로 확인할 수 있다. 긴 clock을 지난 다음, o_l2_wr_line을 통해 값이 준비된 것을 확인할 수 있다. 이때 w_d0_hit=1이 되었다.



위의 사진은 DM의 I_cpu_wr=1 일 때 즉, store 명령어일 때이다. 이때 w_miss=1이 나오고, o_l2_rd=1이다. MM의 I_DM_Read=1이므로, 이 또한 main memory까지 접근하였음을 알수 있다. 이때 o_DM_data값이 MM에서 추출되는 것을 확인할 수있고, 다음 clock에서 값이 준비되면서, w_d1_hit=1로 바뀌는 것을 확인함으로써, 해당 값이 cache까지 잘 올라왔음을 확인할 수 있다. 또한 w_writeback=1이므로, writeback 방식을 이용하는 것 또한 파악할 수 있다. write back이란, cache에 있는 값을 수정하고자 할 때, 캐시에 있는 값만 수정하는 것을 말한다. write through와 대조되는 개념이다.

(2) Insertion Sort



위의 사진을 보면 IM의 PC값이 바뀔 때 o_cpu_wait=0이고, instruction을 읽어올 때 w_hit=1이 된다. 즉, 캐시에 instr이 있어서 캐시에서 가져온 것으로 보인다. 위의 random access에서는 대부분 hit가 없고, miss 였는데 그 조차도 MM까지가서 값을 읽어와서 cycle 수가 길게 늘어났던 거에 비해 hit가 되면 위처럼 pc 하나당 cycle latency가 짧은 것을 확인 할 수 있다.

ne	29480 ns 29490 ns 29500 ns			
IM				
i cpu addr[31:0] =00000048	0+ 000000044	00000048	0000004c	
i cpu rd=1				
i 12 line[127:0] =xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx	× ××××××××××××××××××××××××××××××××××××	******		
i 12 ready=0				
cpu instr[31:0] =212AFFFF	A+ 2129FFFF	212AFFFF	0541FFF3	
o cpu wait=0	ari babbara	/BIBILITE	,03111113	
o 12 addr[31:0] =00000040	00000040			
o 12 rd=0	00000040			
w hit=1				
w_miss=0				
MM				
i_DM_Read=0				
i_DM_Write=0				
i_DM_addr[31:0] =00002040		00002040		
<pre>i_DM_data[127:0] =xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx</pre>	XX XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX	xxxxxxxxxxx		
i_IM_Read=0				
i_IM_addr[31:0] =00000040	00000040			
o_DM_data[127:0] =xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx	XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX	xxxxxxxxxxx		
o_DM_ready=0				
o IM data[127:0] =xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx	XX	xxxxxxxxxxx		
o IM ready=0				
DM				
i cpu addr[31:0] =00002048	0+ xxxxxxxx	00002048	0000204c	
i cpu data[31:0]=000034BC	00000000	000034BC	(000061AD	
i_cpu_datw[1:0] =00	00 xx	00	/00000111D	
i cpu rd=0	00 AX			
i cpu wr=1				
2 rd line[127:0] =xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx				
i 12 ready=0	** *********	******		
			V	
o_cpu_data[31:0] =000061AD	xxxxxxx	000061AD	000034BC	
o_cpu_wait=0				
o_12_addr[31:0] =00002040	0+ xxxxxxx0	00002040		
o_12_rd=0				
o_12_wr=0				
.2_wr_line[127:0] =xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx	XX	xxxxxxxxxxx		
w_d0_hit=1				
w_d1_hit=0				
w_miss=0				
w_writeback=0				
PC				
i PCwrite=1				
i next pc[31:0] =0000004C	0+ \00000048	0000004c	(0000001C	
o_cur_pc[31:0] =00000048	0+ 000000044	00000048	(0000004c	
			,	

위는 DM의 wr이 1인 것을 보아 store instruction인 것을 확인할 수 있다. 이때도 hit=1이 되면서 11 cache에 있는 값을 바로 읽어 store명령어를 진행한 것을 확인할 수 있다. 11 cache에 있었으므로, cycle latency가 길게 늘어나지 않는다.

random access와 insertion sort의 gtkwave분석 결과, random access에 비해 insertion sort의 miss가 발생하는 경우 확실히 적다는 것을 확인할 수 있었다. random access는 miss가 나면 거의 대부분 12 cahce에서 해결되는 것이 아니라 Main Memory에 접근하여 값을 가져오기 때문에, miss penalty가 매우 큰 것도 확인할 수 있었다. random이기 때문에 temporal locality와 spatial locality의 장점이 살아나지 않는 것 같다.

II. SIMULATION OF CACHE DESIGN(TOTAL 4)

L1 cache access time is 1 cycle
L2 cache access time is 20 cycles
Main memory access time is 200 cycles

1 cycle
L1 cache

20 cycles
L2 cache

Main
Memory

본 프로젝트에서 위의 access time을 hit time으로 가정한다. L2 cache를 setting하지 않는 경우의 simulation에서 L1에서 miss가 나면 miss penalty를 220 cycle이 아닌 20 cycle로 가정하여 AMAT을 계산한다.

If increase twice cache size, cycle time increase 4%

If increase twice associativity, cycle time increase 2%

위의 프로젝트 설명에 따라 cache size가 두배 늘어날 때 hit time을 0.04 더해주었고, associativity가 두배 늘어날 때, hit time을 0.02 더해주었다. 해당 강의 묻고 답하기의 조교 님 답변에 따라 위의 두 조건이 동시에 발생했을 때(simulation 3)는 hit time에 0.06을 더해 hit time이 늘어나는 상황을 가정하여 AMAT을 계산해주었다. 기존의 4%를 더하든, 0.04를 더하든 상관없다고 하셔서 우선 계산의 복잡도를 줄이기 위해 기존의 4%가 아닌 0.04를 더하는 방향으로 hit time을 늘려주었다.

(1) simulation 1: unified vs split



Simulation 1. Unified vs splits

- ➤ Block size = 16, Associativity = 1
- > Split cache
 - ✓ Each of instruction cache, Data cache: Number of sets / 2
- > Simulate the performance of the cache under the following condition
 - ✓ ./sim-cache –config configfile path application path
 - Ex) ~/simplesim-3.0/sim-cache -config ~/simplesim-3.0/config/mycache.cfg bin/vortex.little.ss inputs/vortex.raw 2> traces/vortex.trace

				0725	m C	
# of Sets Unified cache Miss rate	Unified	Split	cache 0.173	Split cache		
	cache AMAT	(Inst) Miss rate	Data Miss rate	AMAT		
ĺ	64	0.37158	9.4316	0-4052	0-2790	7.386(1.138+1.248)
1.04	128	0-29067	1.8934	0.3527	0.1805	1.35 (1.346+1.004)
1.08	256	0.24050	6.77	० - भ११	0-1386	6.064 (5,272+0.832)
1.12	512	0-1317	5.874	0.2137	6.1079	4.937 (4.229+0.708)

1+0.275 (I-coche Amat) + 6.275 (D-Cache Amat)
= 0.184 = 0.016

17 PC

Simulation 1. Unified vs splits

- ➤ Block size = 16, Associativity = 1
- > Split cache
- ✓ Each of instruction cache, Data cache: Number of sets / 2
- > Simulate the performance of the cache under the following condition

 - ✓ /sim-cache –config configfile path application path
 ✓ Ex) ~/simplesim-3.0/sim-cache -config ~/simplesim-3.0/config/mycache.cfg
 bin/vortex.little.ss inputs/vortex.raw 2> traces/vortex.trace

/ B. W. A. C. B. C.	Unified cache Unified		Split	Split cache 0.218		he
# of Sets	Miss rate	cache AMAT	Inst. Miss rate	Data Miss rate	AMAT	
[64	0-18002	5.7604	0.2586	0.291	6-166	(5.067+1.099)
1.04 128	0.10056	4.0912	0.1089	0.2194	0 114	(2.642+0.972)
c. 08 256	0.04971	3.0142	0.0212	0.1463	1.959	(1.235+ 0.784)
1.12 512	0.0322	2.864	0.0047	0,0791	1.481	(0.997+0-484)



Simulation 1. Unified vs splits

- ➤ Block size = 16, Associativity = 1
- > Split cache
 - ✓ Each of instruction cache, Data cache: Number of sets / 2
- > Simulate the performance of the cache under the following condition
 - ✓ ./sim-cache -config configfile path application path
 - ✓ Ex) ~/simplesim-3.0/sim-cache -config ~/simplesim-3.0/config/mycache.cfg bin/vortex.little.ss inputs/vortex.raw 2> traces/vortex.trace

2 22 5	Unified cache	Unified	Split	Split cache	
# of Sets Miss rate		cache AMAT	(nst.) Miss rate	Data Miss rate	AMAT
64	0.34113	8.8226	0. 3697	0. 2248	η.ηε8
128 1.04	0.29451	17.5902	0.348	0.1659	6.594
256 (.08	0.22029	6.5658	0.2558	0.1154	3.2
512 (.12	0.1640	5.574	० त्या	0.0773	4.675

1번 simulation의 경우, unified(폰 노이만 구조) cache일 때와 split(havard) cache일 때 block 사이즈와 associativity는 고정하고, set 수만 늘려 AMAT을 구하는 실험을 하였다. 우선 위의 시뮬레이션에서는 L2 cache가 없다는 가정하에 돌리는 실험이다. hit time은 위에서 설명했듯이, set 수가 2배 늘어날 때마다 0.04를 더해주었고, miss penalty는 20으로 AMAT을 계산해주었다. UNIFIED CAHCE의 경우 load나 store가 hit time에서 extra cycle을 두 배로 잡아먹기 때문에 hit time을 두 배로 넣어 계산해주었다. 그 결과, PERL의 경우, SET수

가 두배로 늘어날수록 차이가 근소해지긴 하나 split cache가 unified cache보다 AMAT이 작은 것을 확인할 수 있다. IJPEG의 경우, SET 수가 64일 때는 split cache의 AMAT이 unified cahce보다 크더니 set수가 두배씩 늘얼 때 split cache의 AMAT이 unified cache보다 확 작아지는 것을 확인할 수 있다. set수가 늘어나면서 ijpeg 내에서 instruction access와 memory access가 중복되어 delay가 생기는 것으로 예상할 수 있다. CC1의 경우 split일 때의 AMAT이 unified cache의 AMAT보다 작은 것을 확인할 수 있다. 위의 세 개의 시뮬레이션을 통해 공통적으로 SET수가 512일 때 즉, CAHCE 사이즈가 가장 클 때, miss rate가 제일 작고, 그에 따라 AMAT이 가장 작은 값을 가지는 것을 확인할 수 있다. cache size가 커짐에 따라 hit time은 증가하겠지만, miss rate가 줄면서 AMAT이 작아진다. 또한, ijpeg의 set 수가 64일 때를 제외하고는(본인 생각으로는 split cache는 set수가 64/2=32로 cache size가 너무 작아져서 오히려 miss rate가 unified cahce보다 더 발생하는 것으로 보인다.) unified cache보다 split cache의 AMAT이 작다는 것을 확인할 수 있다. 따라서 모든 벤치마크에 대해 split cache가 더 적합하다는 것을 확인할 수 있다.(예외: ijpeg의 set수가 64일 때 제외)

(2) simulation 2: L1/L2 size



Simulation 2. L1/L2 size

- ➤ Block size = 16, Associativity = 1
 - ✓ Use sim-cache to simulate the performance of the cache under the following condition
 - ✓ Do calculate, once each for instruction-miss rate, data miss rate, inst & data unified cache and AMAT

L1I/L1D/L2U	Inst.Miss rate	O.M.S Data.Miss rate	Unified Cache Miss rate	AMAT
8/8/1024	0.4519	0.375	0.3074	36.853
16/16/512	0.4342	0.2963	0.4153	42.723
32/32/256	0.4052	0.239	0.5764	51.046
64/64/128	0.3527	0.1805	0.8107	58-596
128/128/0	0.2797	0.1386	0	6.145

@ ispeg

Simulation 2. L1/L2 size

- ➤ Block size = 16, Associativity = 1
 - ✓ Use sim-cache to simulate the performance of the cache under the following condition
 - ✓ Do calculate, once each for instruction-miss rate, data miss rate, inst & data unified cache and AMAT

	0.782	0.218		
L1I/L1D/L2U	Inst.Miss rate	Data.Miss rate	Unified Cache Miss rate	AMAT
8/8/1024	5197.0	0. 9193	0.031	13.532
16/16/512	0.3733	0.3511	0-0729	13.811
32/32/256	0.2586	0.2571	0-126	12.762
64/64/128	0.1089	0-2194	0.4018	14.188
128/128/0	0 0212	0-1483	0	2.089



Simulation 2. L1/L2 size

- ➤ Block size = 16, Associativity = 1
 - ✓ Use sim-cache to simulate the performance of the cache under the following condition
 - Do calculate, once each for instruction-miss rate, data miss rate, inst & data unified cache and AMAT

L1I/L1D/L2U	o.प्। ी Inst.Miss rate	o ∙ とも\ Data.Miss rate	Unified Cache Miss rate	AMAT
8/8/1024	0-4327	0.3761	0.245	82-693
16/16/512	0.494	0.2954	0.391	40-167
32/32/256	6 3 6917	0.2248	0.5967	48.165
64/64/128	0.3118	0.1654	0.8267	52.951
128/128/0	0-255%	0.1154	0	2.660

MAT: / inst (hit time + missrate x miss penalty) + / 4s (hit time + missrate x miss penalty)

miss penalty: La cochee & AMAT

: hit time + miss rate x miss penalty

- 200 Cycle

이번 시뮬레이션 2는 L2 cache를 MM과 L1 cahce size 사이에 배치하여 L1의 set수를 늘림으로써 사이즈를 늘리고 L2의 사이즈를 줄이며 AMAT을 확인하는 실험이다. L1 cache는 split cache로, L2 cache는 unified cache로 설정한다. PERL의 경우, L1의 사이즈가 늘고, L2의 사이즈가 줄어들수록 AMAT이 늘어나는 것을 확인할 수 있다. 본 시뮬레이션에서 마지막 칸은 L2 cahce size가 0이되면서, L2 cache가 아예 없을 때의 영향을 분석하라는 칸인 것을 보인다. 이론 상으로는 L2 cache가 없으면 L1 cache에서 miss가 날 때 바로 main

memory에 접근해야하므로 miss penalty가 커진다. 하지만 본 프로젝트에서 L2 cache가 없다면 miss penalty를 220이 아니라 20으로 두고 계산해야하기 때문에 오히려 L2 cahce가 없어야 AMAT이 작아지는 아이러니한 현상이 발생한다. 따라서 마지막 L2 cache가 0일 때가 AMAT이 가장 작으니 L2 cache가 없어야한다는 결과를 내리지 않기 위해. 해당 시뮬레이션 표의 마지막 칸은 분석하지 않도록 한다. IJPEG의 경우, L1의 캐시가 각각 set수가 64이고, L2캐시가 SET수가 256일 때 AMAT이 가장 작아졌다가 바로 L1은 두배로 커지고 L2가 두배로 작아지면 다시 AMAT이 커지는 것을 확인할 수 있다. cc1의 경우 L2 캐시 사이즈가 가장 클 때가 AMAT이 가장 작고, L2캐시사이즈가 작아질수록 AMAT이 늘어나는 것을 확인할 수 있다. 또한, IJPEG의 AMAT보다 CC1과 PERL의 AMAT이 유난히 큰 것을 보아 IJPEG는 branch 명령어가 다른 두 개의 벤치마크에 비해 없다는 것으로 분석할 수 있다. 왜냐하면 branch 명령어가 많으면 temporal, spatial locality가 적용되지않으므로, cache에서 값을 찾을 확률이 적기 때문이다. 따라서 AMAT이 높아질 텐데, 이때 L2 cache 사이즈가 커지면서 miss penalty를 조금이라도 줄일 수 있다. 따라서 L2 캐시 사이즈가 클수록 AMAT이 작은 이유(PERL과 CC1)를 찾을 수 있다. PERL의 경우 L2 cache set가 1024일 때, ijpeg의 경우 L2 set가 256일 때, cc1의 경우 L2 SET수가 1024일 때 가장 AMAT이 작다.

(3) simulation 3: Associativity

Operl

Simulation 3. Associativity

- ➤ Block size = 16
 - ✓ Use sim-cache to simulate the performance of the cache under the following condition

# of Sets	Split Cache Miss rate / AMAT					
	1-way	2-wa	ay	4-way	8-w	ay
1 64	0.3913 8	26 0.2901	1.634 1.09.21	38 5.46 ,	0.1371	3.802
1,04 128	0.2094 5.1	201.06.2088	5.236 Dil	414 3.908,	0.0859	2.814
1-08 256	0.204 5.1	601.100.(931	4.162 10.6	899 2.918	10.0449	2.038
1. 12 512	0.1816 41	52 1.140.1026	3.192 1.16 8.	01922.1991	19.0282	1.199
1.16 1024	0.1493 41	46 1.180.0777	2.654 1.0.03	124 1.8481	2.0220	1.66
2048	0.0991 3.1	02 120.0405	1.901 1.20.01	(1.) or	260.07/2	1.68

D ijpeg

Simulation 3. Associativity

- ➤ Block size = 16
 - ✓ Use sim-cache to simulate the performance of the cache under the following condition

# of Sets	Split Cache Miss rate / AMAT					
	1-way	2-way	4-way	8-way		
1 64	0.1380 4.16	0.083 2.682	0.0234 1.508	0.0078 1.26		
1.04 128	0-1006 3.052	0.07191.061.48	0.0082 1.294	0.0038 1.11		
1-07 256	0.0457 1.994	0.0181.101.462	0.0040 1.2	0.0021 1.194		
1. 12 512	0.0722 1.764	0-2017 1.19 1-236	0.0029 1.16 1.214	0.00 21 1.12 1.27		
1.16 1024	0.0157 1.974	0.00701.18 1.24	0.0012 1.249	0.0021 1.22 1.262		
2048	0.0084 1.368					



Simulation 3. Associativity

➤ Block size = 16

✓ Use sim-cache to simulate the performance of the cache under the following condition.

# of Sets	Split Cache Miss rate / AMAT				
	1-way	2-way		8-way	
1 64	0.341 7.82	1 29 99 6.018	0.189100 +8V	0.1354 3.768	
.04 128	0 274 6 6.53	0.1961 1.064.980 0.1961 1.064.980 0.14711.104.042 0.0991.193.12	0. (347) 3.159	0.0 16 5 2.83	
· ° 8 256	D 2203 5.4%	0.14711.104.04	0.090 1 2.932	0.043	
12 512	0.1617 4.459	0-099 1.14 3.12	0.0411	0.0114.10 1.500	
16 1024	0.1205 3.57	0.15831.182.46	0.021	0.00 \$61-22 1.392	
2048	0-0198 2176	0-0700 12 182	0.0099 1.438	0.006 12 1.782	
			1		

위에서 갈색은 hit time을 나타내는 숫자이므로 무시해도 된다.

PERL의 경우, set수를 고정했을 때 way수가 늘어날수록 대체로 AMAT이 작아진다. way를 고정하고 set수를 늘리면, 대체적으로 AMAT이 작아진다. 해당 벤치마크에서 가장 적절한 CACHE는 2-way의 set수가 2048일 때이다. 아무래도 way수가 너무 커지면 mux 사이즈가 커지고, 오히려 hit time이 늘어나기 때문인 거 같다. 그래도 associativity가 늘어날수록 miss rate가 줄어든 것만큼은 확실하다. ijpeg의 경우 또한 associatibity가 늘어날수록 확실히 miss rate가 줄어드는 것을 확인할 수 있으며 대체적으로 set수가 늘어날수록 AMAT이

줄어든다. n-way는 늘어날수록 AMAT이 줄어들다가 8-way에서 다시 AMAT이 증가하는 경우도 보인다. IJPEG에서는 4-way이고, set수가 256일 때 가장 AMAT이 작은 것을 확인할 수있다. CC1의 경우는 앞의 두경우와 달리 하나의 예외도 없이 set 수가 늘어날수록, way 수가늘어날수록 AMAT이 작아지는 것을 확인할 수 있다. 따라서 8-way이고, set수가 2048일 때가장 작은 AMAT을 가진다. hit time이 늘어나는 것보다, cache의 사이즈를 키워서 miss rate를 줄이는 게 중요한 벤치마크인듯하다.

(4) simulation 4: Block Size

Oleri

Simulation 4. Block size

- ➤ Number of Sets = 512, Associativity = 1
 - ✓ Use sim-cache to simulate the performance of the cache under the following condition

Block size	Unified cache Miss rate	AMAT
16	0.1816	4.632
64	0.0493	1.996
128	0.0154	1.508
256	0-0153	6.306
512	0-10/2	(.144

273860

Simulation 4. Block size

- Number of Sets = 512, Associativity = 1
 - ✓ Use sim-cache to simulate the performance of the cache under the following condition

Block size	Unified cache Miss rate	AMAT
16	0.0322	1,644
64	0.0093	1- (86
128	0 14	(.028
256	0.0008	(,0(6
512	0.0006	1.012

Simulation 4. Block size

- Number of Sets = 512, Associativity = 1
 - ✓ Use sim-cache to simulate the performance of the cache under the following condition.

Block size	Unified cache Miss rate	AMAT
16	0-(+6)	4-234
64	0.0410	(.82
128	0.0206	[. 412
256	0.0118	1-236
512	0.0064	1.128

이번 시뮬레이션은 set수와 associativity를 고정하고, block size를 늘림으로써 AMAT을 계산하여 비교하는 실험이다. 이때 cache는 L1 cache만 사용하며, unified cache이다. PERL,IJPEG,CC1 모든 벤치마크의 경우 block size가 늘어날 대마다 miss rate가 줄어드는 것을 확인할 수 있다. block size가 크면 들어있는 data가 많아지기 때문에 cache hit가 날확률이 높아지기 때문이다. miss rate가 줄어듦에 따라 AMAT도 작아진다. 따라서 모든 벤치마크에 대해 가장 block size가 클 때가 가장 적합한 cache design이라고 볼 수 있다. block size가 커지면 spacial locality의 장점을 가질 수 있고, compulsory miss를 줄일 수

있다는 장점이 있다. 하지만 만약 replace가 되면, 많이 replace가 되어 miss rate가 늘어날 수 있는 단점도 있다.

Ⅲ. 프로젝트 전체 요약 및 고찰

우선 첫 번째로 gtkwave 분석을 통해, random access와 insertion sort 알고리즘을 분석하 는 것이 1번 과제였고, 2번 과제로는 위의 네가지의 조건에 따라 cache design을 바꾸며 각 각 벤치마크에 대해 어떤 식으로 적용되는지, unified/split, associativity, 12의 size, block size, cache size가 AMAT에 어떤 영향을 끼치는 지 직접 벤치마크를 돌려보며 확인하는 프 로젝트이다. 프로젝트를 진행하면서, IJPEG의 경우 branch 명령어가 다른 두 벤치마크에 비 해 작은 비율로 이루어졌다는 것을 확인할 수 있었고, 각각의 data cache access 및 instruction cache access를 통해 CC1의 경우가 data cache에 가장 access를 많이하는 것 을 확인할 수 있었다. 이번 프로젝트를 진행하면서 AMAT을 계산하며 은근 hit time이 영향 을 많이 준다는 것을 확인할 수 있었다. 왜냐하면 맨처음에 unified vs split(simulation 1) 실혐을 진행했을 때, unified cache가 AMAT이 더 작게 나와서 이론과 다른 결과에 당황하 여 AMAT 계산이 잘못된건가 했었다. 그런데 unified cache일 때는 load/store가 extra cycle을 더 잡아먹는 다는 것을 깨닫고 hit time을 두배로 넣어주니 split cache가 역시 AMAT이 더 작게나왔다. 이 부분을 다시 깨닫게 되었고, 역시 unified cache는 instruction fetch와 data cache access의 중복 때문에 split이 더 효율적이라는 것을 알게 되었다. 맨처 음에 또한 AMAT을 구할 때 set수와 associativity의 증가에 따른 hit time 증가를 생각하지 못했는데 hit time이 늘어나는 것에 따라 분석 결과가 살짝 살짝씩 달라져서 뭔가 흥미로웠 다. 확실히 hit time을 다 1로 뒀을 때는 너무 결과가 뻔한거 아닌가 했는데 hit time 증가 에 따라 오히려 way 수가 작아야 AMAT이 더 작은 상황이 발생하면서 더 최적화된 cache design하기가 어렵다는 생각도 하였다. cache design 프로젝트를 하면서 컴퓨터가 돌아가는 구조에 대해 더 잘 알게 되었다. 또한 branch 명령어의 비율도 중요하다는 것을 알았다. 이 것이 내가 실제로 코딩하는 데에 얼마나 큰 영향을 줄지는 모르겠지만, loop나 branch 명령 어가 하드웨어가 수행하기에 빠르지 않다는 점을 알고, 잘 코딩해야겠다.