

ЦИФРОВА СХЕМОТЕХНІКА

ЗАНЯТТЯ 2



FROM VERY BEGINNING



Юліус Ліліенфельд вперше опублікував принцип роботи польового транзистора (field-effect transistor FET) в 1925році ([Wiki](#))



Вільям Шоклі, Джон Бардін, та Волтер Браттейн у Bell Labs відкрили ефект підсилення на германієвому транзисторі у 1947р ([Wiki](#))


FROM VERY BEGINNING



	<u>TO-3</u> -		<u>TO-66</u> -		<u>TO-254</u>
	<u>TO-5</u> -		<u>TO-72</u> -		<u>TO-257</u>
	<u>TO-8</u> -		<u>TO-92</u> -		<u>TO-258</u>
	<u>TO-18</u>		<u>TO-126</u>		<u>TO-259</u>
	<u>TO-36</u>		<u>TO-202</u>		<u>TO-264</u>
	<u>TO-39</u>		<u>TO-218</u>		<u>TO-267</u>
	<u>TO-46</u>		<u>TO-220</u>		
	<u>TO-52</u>		<u>TO-226</u>		

FROM VERY BEGINNING



SCHEMATIC DIAGRAM



..випадкова схема з інтернету

FROM VERY BEGINNING



SCHEMATIC DIAGRAM



FROM VERY BEGINNING

Integrated Circuit

SCHEMATIC DIAGRAM



Мікросхéма (інтегральна мікросхема, інтегральна схема(IC), чип, мікрочип, англ. *integrated circuit*) — напівпровідниковий електронний пристрій, який являє собою набір електронних схем на одній суцільній пластині ("підкладці") з напівпровідникового матеріалу, зазвичай кремнію.

ЛОГІЧНІ СІМЕЙСТВА ІНТЕГРАЛЬНИХ МІКРОСХЕМ (LOGIC FAMILIES)

Критерій	RTL	DTL	TTL	ECL	CMOS□
Швидкодія	★★★★★	★★★★★	★★★★★	★★★★★	★★★★★
Енергоспоживання	★★★★★	★★★★★	★★★★★	★★★★★	★★★★★
Завадостійкість	★★★★★	★★★★★	★★★★★	★★★★★	★★★★★
Щільність інтеграції	★★★★★	★★★★★	★★★★★	★★★★★	★★★★★
Складність виробництва	★★★★★	★★★★★	★★★★★	★★★★★	★★★★★
Вартість виробництва	★★★★★	★★★★★	★★★★★	★★★★★	★★★★★
Стабільність роботи	★★★★★	★★★★★	★★★★★	★★★★★	★★★★★
Техпроцес, нм	>10,000	>10,000	500-1000	100-500	<10

TL та DTL: Старі технології, розміри компонентів вимірюються в мікрометрах (більше 10,000 нм).

TTL: Розмір транзисторів у межах 500–1000 нм.

ECL: Технологія дозволяє досягти 100–500 нм.

CMOS: Сучасні технології дозволяють виробництво на рівні <10 нм

ЛОГІЧНІ СІМЕЙСТВА ІНТЕГРАЛЬНИХ МІКРОСХЕМ (LOGIC FAMILIES)


RTL – Resistor-transistor logic . Старий спосіб створення цифрової логіки. Резистори використовуються як навантаження для транзисторів. Тепер замінено на більш досконалу TTL та CMOS.

Переваги:

- Простота конструкції: Мінімальна кількість компонентів (резистори та транзистори).
- Низька вартість
- Легке розуміння принципів роботи.

Недоліки:

- Високе енергоспоживання через резистори.
- Низька швидкість перемикання через паразитні ємності.
- Чутливість до шумів і перешкод.
- Складно інтегрувати велику кількість логічних елементів.



RTL logic NOR gate

ЛОГІЧНІ СІМЕЙСТВА ІНТЕГРАЛЬНИХ МІКРОСХЕМ (LOGIC FAMILIES)


DTL – Diode-transistor Logic. Використовує комбінацію діодів і транзисторів для створення логічних функцій

Переваги:

- Простота реалізації: Використання діодів для логічних операцій і транзисторів для підсилення.
- Краща швидкодія порівняно з RTL: Завдяки використанню діодів для обробки сигналів.
- Надійність роботи: Відносно стабільна робота при низьких частотах.

Недоліки:

- Обмежена швидкодія: Повільніша, ніж сучасні технології (наприклад, TTL).
- Високе енергоспоживання: Постійні втрати енергії через струм витоку.
- Складність масштабування: Обмежена кількість вентилів в одній мікросхемі.
- Чутливість до шумів: Менш стійка до електричних перешкод.



ЛОГІЧНІ СІМЕЙСТВА ІНТЕГРАЛЬНИХ МІКРОСХЕМ (LOGIC FAMILIES)


TTL – Transistor-transistor logic. Широко розповсюджена технологія, де використовуються BJT (bipolar junction transistor). Може досягти більшої швидкодії, проте споживає більше енергії в порівнянні з іншими типами. Переважно працює з напругами до 5В

Переваги:

- Висока швидкодія: Швидше перемикання порівняно з RTL та DTL.
- Низький рівень шуму: Краща завадостійкість завдяки конструкції схем.
- Універсальність: Широкий діапазон логічних елементів для різних застосувань.
- Стабільність роботи: Надійна робота при різних умовах навколошнього середовища.

Недоліки:

- Високе енергоспоживання: Значне споживання енергії, особливо при високих тактових частотах.
- Обмежена інтеграція: Менша щільність компонентів на кристалі порівняно з CMOS.
- Складність виробництва: Вища складність порівняно з RTL та DTL.



ЛОГІЧНІ СІМЕЙСТВА ІНТЕГРАЛЬНИХ МІКРОСХЕМ (LOGIC FAMILIES)


ECL – Emitter-coupled logic. Використовуються диференційні підсилювальні каскади з ВІТ. Зазвичай використується там, де треба високу швидкість.

Переваги:

- Найвища швидкодія: Дуже швидке перемикання завдяки відсутності транзисторів у насищенному режимі.
- Низький рівень шуму: Висока завадостійкість завдяки малим коливанням напруги.
- Стабільність на високих частотах: Надійна робота при тактових частотах до кількох гігагерц.

Недоліки:

- Високе енергоспоживання: Постійний струм споживається навіть у статичному режимі.
- Складність схем: Виробництво і проєктування є складнішими та дорожчими.
- Обмежена інтеграція: Менша щільність компонентів на кристалі порівняно з CMOS.




ЛОГІЧНІ СІМЕЙСТВА ІНТЕГРАЛЬНИХ МІКРОСХЕМ (LOGIC FAMILIES)

CMOS □ – Complementary metal-oxide-semiconductor. Найбільш широко розповсюджена технологія, котра має низький струм споживання і працює на широкому діапазоні напруг


Переваги:

- Низьке енергоспоживання. Споживає енергію лише під час перемикання станів, що робить CMOS ідеальним для портативних пристройв.
- Висока щільність інтеграції. Можливість розміщення великої кількості транзисторів на одному кристалі.
- Висока швидкодія. Може працювати на високих тактових частотах при збереженні енергоефективності.
- Мала тепловіддача. Менше нагрівається при роботі порівняно з іншими технологіями.
- Гнучкість у дизайні. Легко реалізовуються як прості, так і складні схеми.
- Великий діапазон робочих напруг. Може працювати при різних напругах живлення.
- Стійкість до шумів. Висока завадостійкість завдяки великому запасу за рівнями напруг.
- Універсальність. Використовується в більшості сучасних цифрових пристройв, від мікроконтролерів до мікропроцесорів.
- Економічність виробництва. Масове виробництво знижує вартість кінцевого продукту.



ЛОГІЧНІ СІМЕЙСТВА ІНТЕГРАЛЬНИХ МІКРОСХЕМ (LOGIC FAMILIES)

CMOS структура □ – Complementary metal-oxide-semiconductor




Недоліки:

- Чутливість до електростатичних розрядів (ESD).
- Обмежена швидкодія на дуже високих частотах.
- Складність виробництва. **Про створення CMOS IC в нас буде окреме заняття**

Рисунки взяті з статті з Wiki [тут](#) і [тут](#)


1. Вирощення оксидної плівки




2. Травлення вікон у шарі оксиду




3. Дифузія ділянок n-типу



4. Травлення оксиду під р-МОП



5. Вирощення підзатворного шару оксиду




6. Осадження полікремнію




7. Травлення полікремнію й оксиду




8. Імплантация стоків і витоків



9. Вирощення шару нітриду



10. Травлення шару нітриду



11. Напилення металу



12. Травлення металу



Спрощений процес виготовлення CMOS

MOSFET TRANSISTOR



MOSFET за типом каналу діляться на:

• **n-канальний MOSFET:**

- Основні носії заряду — електрони.
- Має менший опір каналу, тому зазвичай швидший і енергоефективніший, ніж p-канальний.

• **p-канальний MOSFET:**

- Основні носії заряду — дірки.
- Часто використовується в схемах з низькою напругою або як комплементарний елемент для n-канальних транзисторів.



Рисунки взяті з [Wiki](#)

JFET

MOSFET enh

MOSFET enh (no bulk)






MOSFET dep

СТАНДАРТНІ ЛОГІЧНІ ЕЛЕМЕНТИ

Настав час перейти до бази – стандартні логічні елементи. Всі приклади будуть показані на технології **CMOS** □

1. Інвертор (Inverter)






IN	OUT
0	1
1	0



СТАНДАРТНІ ЛОГІЧНІ ЕЛЕМЕНТИ

2. Буфер, повторювач (Buffer)

IN	OUT
0	0
1	1








СТАНДАРТНІ ЛОГІЧНІ ЕЛЕМЕНТИ

!

3. NOR gate (АБО-НІ)






IN0	IN1	OUT
0	0	1
0	1	0
1	0	0
1	1	0



СТАНДАРТНІ ЛОГІЧНІ ЕЛЕМЕНТИ

4. OR gate (АБО)

IN0	IN1	OUT
0	0	0
0	1	1
1	0	1
1	1	1







СТАНДАРТНІ ЛОГІЧНІ ЕЛЕМЕНТИ

!

5. NAND gate (I-HI)






IN0	IN1	OUT
0	0	1
0	1	1
1	0	1
1	1	0



СТАНДАРТНІ ЛОГІЧНІ ЕЛЕМЕНТИ

6. AND gate (I)




IN0	IN1	OUT
0	0	0
0	1	0
1	0	0
1	1	1



СТАНДАРТНІ ЛОГІЧНІ ЕЛЕМЕНТИ

7. XOR gate (Виключне АБО, додавання за модулем 2)

IN0	IN1	OUT
0	0	0
0	1	1
1	0	1
1	1	0






СТАНДАРТНІ ЛОГІЧНІ ЕЛЕМЕНТИ








8. NXOR gate (XNOR, ENOR, EXNOR, NXOR, XAND,

виключне АБО-Ні, еквівалентність)

IN0	IN1	OUT
0	0	1
0	1	0
1	0	0
1	1	1




СТАНДАРТНІ ЛОГІЧНІ ЕЛЕМЕНТИ



Це всі стандартні логічні елементи.
Вони є «буквами» для цифрової електроніки.
Використовуючи ці букви, ми навчимося складати
«слова» і писати «тексти»


MULTIPLEXER




Мультиплексор (MUX) — це комбінаційний логічний пристрій, який вибирає один із кількох вхідних сигналів і передає його на єдиний вихід. Вибір вхідного сигналу визначається за допомогою керуючих (селекторних) сигналів.

Основні характеристики мультиплексора:

- Кількість входів. Кількість вхідних ліній (N) залежить від кількості селекторних сигналів (m), звідси $N = 2^m$
- Керуючі сигнали. Це бінарні сигнали, які визначають, який вхідний сигнал буде переданий на вихід.
- Єдиний вихід. Мультиплексор завжди має лише один вихід, через який передається обраний вхідний сигнал.



DEMULTIPLER




Демультиплексор (DEMUX) — це цифровий пристрій, який приймає один вхідний сигнал і передає його на один із кількох вихідів залежно від стану керуючих сигналів..

Основні характеристики мультиплексора:



1. Кількість вихідів дорівнює 2^m , m – кількість керуючих ліній
2. Керуючі сигнали SEL m визначають на який вихід буде подано вхідний сигнал

Призначення: Розподіляє дані з одного каналу на кілька каналів.
Використовується в цифрових комунікаціях, декодуванні адрес пам'яті та передачі даних.



DECODER (2 IN 4)

Двійковий декодер (2 в 4)— це комбінаційна логічна схема, яка перетворює 2-бітний двійковий вхід у 4-бітний вихід у форматі "one-hot". Для кожного можливого поєднання вхідних сигналів активується лише одна з чотирьох вихідних ліній ("One-hot" — це спосіб кодування, при якому серед кількох вихідних сигналів лише один активний (логічна "1"), тоді як усі інші мають значення "0").




Область застосування:

- Адресація пам'яті:** Використовується для вибору конкретної комірки пам'яті.
- Декодування інструкцій:** В комп'ютерах для декодування команд процесора.
- Селекція сигналів:** У схемах мультиплексорів і демультиплексорів.
- Контроль дисплеїв:** Для активації окремих сегментів або блоків відображення.


IN1	IN0	OUT 0	OUT 1	OUT 2	OUT 3
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

PARITY GENERATOR AND CHECKER




Генератор парності (Parity Generator) і перевірка парності (Parity Checker) — це цифрові пристрої, які використовуються для контролю помилок у переданих даних, виявлення помилок у збережених даних та однобітних помилок у пакетах

Часова діаграма для 5біт, 8бітний не вмістився(:))



HALF ADDER



Half Adder — це базовий цифровий пристрій, який виконує додавання двох однорозрядних двійкових чисел. Він має два входи та два виходи: **суму (S)** і **перенос (C)**.


Half Adder не враховує перенесення з попереднього розряду.

Застосування Half Adder:

- Використовується для виконання базових арифметичних операцій у цифрових схемах.
- є основою для побудови повних суматорів **Full Adder**

A	B	S	C
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

FULL ADDER




A	B	Cin	S	Cout
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Full Adder — це цифрова схема, яка виконує додавання трьох однорозрядних двійкових чисел: двох операндів (A і B) та переносного біта (Cin) з попереднього розряду. Він забезпечує два виходи: **суму** (S) і **перенос** (Cout) до наступного розряду.

Особливості Full Adder:

1. Може додавати три однорозрядні числа.
2. Ураховує перенос із попереднього розряду (Cin).
3. є базовим блоком для побудови багаторозрядних суматорів у ALU.

4BIT ADDER/SUBTRACTOR



4-бітний adder/subtractor— це цифрова схема, яка може виконувати як додавання, так і віднімання двох 4-бітних чисел. Вибір операції (додавання або віднімання) здійснюється за допомогою контрольного сигналу **Add/Sub**.

A	B	Add/Sub	Операція	S	Carry
0110	0011	0	+	1001	0
0110	0011	1	-	0011	1

Застосування:

- Арифметичні блоки ALU (Arithmetic Logic Unit).** Основний компонент мікропроцесорів для виконання арифметичних операцій.
- Цифрові системи.** Використовується у калькуляторах, комп’ютерних системах та інших цифрових пристроях.
- Обробка сигналів.** У задачах, де необхідно швидко обчислювати суми чи різниці чисел.