

Назва дисципліни:
**Принципи організації
комп'ютера**

**Лекція 6_7. Цифрова логіка і
цифрові системи.**

Питання

1. Поняття логічної функції та таблиці істинності. 2. Подання логічної функції у формі ДНФ та КНФ. 3. Побудови логічних функцій на основі карт Карно. 4. Особливості побудови комбінаційних схем. 5. Класифікація елементної бази комп'ютерних систем. 6. Основні блоки; тригери, регістри, лічильники, суматори; фізичні принципи роботи, логічні вирази та їх мінімізація. 7. МЕМС.

Література

1. *Токхейм Р.* Основы цифровой электроники: Пер. с англ.- М.:Мир, 1988.- 392 с.
2. *Барри Уилкинсон.* Основы проектирования цифровых схем.: Пер. с англ. - М.: Издательский дом «Вильямс», 2004, - 320с.
3. *Хоровиц П., Хилл У.* Искусство схемотехники. - М.: МИР, 1994. -540 с.
4. *Титце У., Шенк К.* Полупроводниковая схемотехника. 12 е изд. Том I: Пер. с нем. – М.: ДМК. Пресс, 2008. – 832 с.

Історія

Науку про людське мислення створив давньогрецький вчений Аристотель (384-322 г. до н. е.). Він назвав її логікою. Логіка переписувала загальні правила за якими людина мислить, робить висновки та знаходить істину. Німецький математик, Г.В. Лейбніц (1646-1716 рр.) підвів логіку до обчислень. У нього виникла думка створити нову науку — математичну логіку, в якій логічні поняття позначені математичними знаками. Тільки майже через 200 років англійський математик, Джордж Буль (1815-1864 рр.) частково реалізував ідеї Лейбніца. Він створив для логічних висловлень позначення в символах, оперуючи котрими можна виконувати логічні міркування за допомогою звичайних обчислень.

Основні поняття та визначення (1)

Функція $f(x_1, x_2, x_3, \dots, x_n)$ називається *логічною* (булевою), якщо вона, також як і її аргументи, може приймати тільки два значення - “істина” 1 та “не істина” 0.

Логічні функції одного та двох аргументів називають *елементарними* функціями, маючи на увазі, що логічні вирази цих функцій містять не більше однієї логічної операції.

Логічні функції задаються *таблицею істинності*, а також алгебраїчно. Найбільш часто використовуються операції *кон'юнкції*, *диз'юнкції*, заперечення для синтезу логічних виразів.

Основні поняття та визначення (2)

Реалізація алгебраїчного задання булевих функцій в КНФ (*кон'юнктивна нормальна форма*) або ДНФ (*диз'юнктивна нормальна форма*) нормальних формах.

Якщо кожен член КНФ або ДНФ містить всі аргументи, то така форма називається досконала ДКНФ або ДДНФ.

Основні поняття та визначення (3)

Знаходження ДДНФ й ДКНФ можна пришвидшити, якщо застосувати такі правила.

ДДНФ знаходять за правилом запису логічної функції "за одиницями":

- виписують ряд логічних добутків всіх аргументів та з'єднують їх знаками диз'юнкції;
- кількість добутків повинно бути рівним числу наборів, на яких задана таблична функція відповідає одиниці;
- записують відповідним добуткам набір аргументів, за якими задана функція рівна одиниці, а над аргументами рівними 0, ставлять знаки заперечення.

Основні поняття та визначення (4)

Приклад. Представити в ДДНФ логічну функцію п'яти аргументів $f(x_1, x_2, x_3, x_4, x_5)$, рівну одиниці в наступних чотирьох наборах

0	0	1	0	1
0	1	1	1	1
1	0	0	0	0
1	1	1	1	1

Розв'язок. 1. Запишемо чотири добутки аргументів, пов'язаних знаком диз'юнкції та під кожним з них - один з перерахованих наборів

x_1	x_2	x_3	x_4	x_5	$\vee$	x_1	x_2	x_3	x_4	x_5	$\vee$	x_1	x_2	x_3	x_4	x_5	$\vee$	x_1	x_2	x_3	x_4	x_5
0	0	1	0	1		0	1	1	1	1		1	0	0	0	0		1	1	1	1	1

2. Розставляючи заперечення над аргументами, рівними нулю, отримаємо ДДНФ логічної функції:

$$f(x_1, x_2, x_3, x_4, x_5) = \overline{x_1} \overline{x_2} x_3 \overline{x_4} x_5 \vee \overline{x_1} x_2 x_3 x_4 x_5 \vee \overline{x_1} \overline{x_2} \overline{x_3} \overline{x_4} \overline{x_5} \vee x_1 x_2 x_3 x_4 x_5$$

Основні поняття та визначення (5)

ДКНФ знаходять за правилом запису логічної функції “за нулями”:

- виписують ряд логічних додавань всіх аргументів та з'єднують їх знаками кон'юнкції;
- кількість доданків повинно бути рівним числу наборів, на яких задана таблично функція відповідає нулю;
- записують відповідним доданкам набір аргументів, за якими задана функція рівна нулю, а над аргументами рівними 1, ставлять знаки заперечення.

Основні поняття та визначення (6)

Приклад. Представити в ДКНФ логічну функцію чотирьох аргументів $f(x_1, x_2, x_3, x_4)$, рівну нулю в наступних наборах

0	0	1	1
0	1	1	1
1	0	0	0
1	1	1	1

Розв'язок. 1. Запишемо чотири добутки диз'юнкцій аргументів, пов'язаних знаком кон'юнкції та під кожним з них - один з відповідних наборів :

$(x_1 \vee x_2 \vee x_3 \vee x_4) \cdot (x_1 \vee x_2 \vee x_3 \vee x_4) \cdot (x_1 \vee x_2 \vee x_3 \vee x_4) \cdot (x_1 \vee x_2 \vee x_3 \vee x_4)$			
0 0 1 1	0 1 1 1	1 0 0 0	1 1 1 1

2. Розставляючи заперечення над аргументами, рівними одиниці, отримаємо ДКНФ логічної функції :

$$f(x_1 x_2 x_3 x_4) = (x_1 \vee x_2 \vee \overline{x_3} \vee \overline{x_4}) \cdot (x_1 \vee \overline{x_2} \vee \overline{x_3} \vee \overline{x_4}) \cdot (\overline{x_1} \vee x_2 \vee x_3 \vee x_4) \cdot (\overline{x_1} \vee \overline{x_2} \vee \overline{x_3} \vee \overline{x_4})$$

Основні поняття та визначення (7)

При виборі досконалої форми запису логічної функції варто мати на увазі, що ДДНФ є більш доцільна, якщо число наборів, на яких функція дорівнює 0, перевищує число наборів, на яких функція дорівнює 1. У протилежному випадку більш прийнятною буде ДКНФ.

Пріоритет виконання логічних операцій. Спочатку виконуються операції розташовані в дужках. При відсутності дужок, першою виконується операція заперечення, якщо вона відноситься до однієї логічної операції, потім кон'юнкція, а потім диз'юнкція.

Отже, любі логічні функції можна представити в виді ДКНФ або ДДНФ за допомогою відповідних комбінацій трьох основних логічних операцій:

- логічне заперечення (інверсія);
- логічне додавання (диз'юнкція);
- логічне множення (кон'юнкція).

Такий набір елементарних логічних функцій називають функціонально повним або логічним базисом, адже ними можна описати складну логічну операцію. Більш складніші логічні перетворення можна також звести до зазначених операцій.

Особливості побудови логічних функцій (1)

Логічна функція, як правило, має бути записана в диз'юнктивній формі

Стрічка	x_1	x_2	x_3	x_4
1	0	0	0	0
2	0	0	1	0
3	0	1	0	1
4	0	1	1	0
5	1	0	0	1
6	1	0	1	0
7	1	1	0	1
8	1	1	1	0

Особливості побудови логічних функцій (2)

Алгоритми побудови логічної функції

- Крок 1. В таблиці істинності визначити стрічки, в яких вихідна змінна рівна одиниці.
- Крок 2. Для кожної такої змінної складають кон'юнкцію всіх входних змінних. (Якщо $x_i = 1$, то x_i , в іншому випадку $\bar{x}_i$). Відповідно, в логічній функції будемо мати стільки доданків, скільки є стрічок з $y = 1$.
- Крок 3. Записати логічну суму усіх знайдених добутків.

Приклад

Стрічка 3: $K_3 = \bar{x}_1 x_2 \bar{x}_3$.

Стрічка 5: $K_5 = x_1 \bar{x}_2 \bar{x}_3$.

Стрічка 7: $K_7 = x_1 x_2 \bar{x}_3$.

Відповідно: $y = K_3 + K_5 + K_7$,

$$y = \bar{x}_1 x_2 \bar{x}_3 + x_1 \bar{x}_2 \bar{x}_3 + x_1 x_2 \bar{x}_3$$

Цей запис називається диз'юнктивною нормальною формою даної логічної функції.

Особливості побудови логічних функцій (3)

Вищенаведений вираз для логічної функції можна спростити використовуючи основні логічні функції.

$$y = \bar{x}_1 x_2 \bar{x}_3 + x_1 \bar{x}_2 \bar{x}_3 + x_1 x_2 \bar{x}_3$$

↓

$$y = [\bar{x}_1 x_2 + x_1 (\bar{x}_2 + x_2)] \bar{x}_3 \leftarrow \mid \text{на основі } x_1(x_2 + x_3) = x_1 x_2 + x_1 x_3 \text{ (дистрибутивний закон)}$$

↓

$$y = (\bar{x}_1 x_2 + x_1) \bar{x}_3 \leftarrow \mid x + \bar{x} = 1, x \cdot 1 = x$$

↓

$$y = (x_1 + x_2)(x_1 + \bar{x}_1) \bar{x}_3 \leftarrow \mid x_1 + x_2 x_3 = (x_1 + x_2)(x_1 + x_3)$$

$$y = (x_1 + x_2) \bar{x}_3 \leftarrow \mid x + \bar{x} = 1, x \cdot 1 = x$$

Особливості побудови логічних функцій (4)

Перехід табличного задання функції до алгебраїчного у вигляді ДДНФ або ДКНФ не забезпечує представлення логічних функцій з мінімальним числом членів. Існують методи мінімізації числа членів забезпечуючи спрощення алгебраїчного запису логічних функцій та відповідних комбінаційних схем.

За допомогою аксіом і законів булевої алгебри (табл.1) можна впорядковувати і спрощувати складні логічні функції сум (диз'юнкцій) і добутків (кон'юнкцій)

Особливості побудови логічних функцій (5)

Аксиоми булевої алгебри. Таблиця

Кон'юнкція	Диз'юнкція
$0 \cdot 0 = 0$	$0 + 0 = 0$
$0 \cdot 1 = 0$	$0 + 1 = 1$
$1 \cdot 1 = 1$	$1 + 1 = 1$
$x \cdot 0 = 0$	$x + 0 = x$
$x \cdot 1 = x$	$x + 1 = 1$
$x \cdot x = x$	$x + x = x$
$x \cdot \bar{x} = 0$	$x + \bar{x} = 1$

Особливості побудови логічних функцій (6)

На основі приведених аксіом та законів булевої алгебри широко використовуються відповідні співвідношення

$$(x_1 + \overline{x_2}) \cdot x_2 = x_1 x_2$$

$$\overline{x_1 x_2} + x_2 = x_1 + x_2$$

$$x_1 \overline{x_2} + \overline{x_1} x_2 = \overline{x_1 x_2} (x_1 + x_2)$$

$$x_1 \overline{x_2} + \overline{x_1} x_3 = \overline{x_1 x_2} (x_1 + x_3)$$

Особливості побудови логічних функцій (7)

Закон	Кон'юнкція	Диз'юнкція
Переставний (комутативності)	$x_1 x_2 = x_2 x_1$	$x_1 + x_2 = x_2 + x_1$
Сполучний (асоціативності)	$x_1 x_2 x_3 = x_1 (x_2 x_3) = (x_1 x_2) x_3$	$x_1 + x_2 + x_3 = (x_1 + x_2) + x_3 = x_1 + (x_2 + x_3)$
Розподільчий (дистрибутивності)	$x_1(x_2 + x_3) = x_1 x_2 + x_1 x_3$	$x_1 + (x_2 x_3) = (x_1 + x_2)(x_1 + x_3)$
Поглинання	$x_1 + x_1 x_2 = x_1$	$x_1 (x_1 + x_2) = x_1$
Склеювання	$(x_1 + x_2) \cdot (x_1 + \overline{x_2}) = x_1$	$x_1 x_2 + x_1 \overline{x_2} = x_1$
Де Моргана (інверсії, дуальності)	$\overline{x_1 x_2} = \overline{x_1} + \overline{x_2}$ $\overline{\overline{x_1} + \overline{x_2}} = x_1 x_2$	$\overline{x_1 + x_2} = \overline{x_1} \cdot \overline{x_2}$ $\overline{\overline{x_1} \cdot \overline{x_2}} = x_1 + x_2$
Розгортання	$x_1 = (x_1 + x_2)(x_1 + \overline{x_2})$ $x_1 x_2 = x_1 x_2 x_3 + x_1 x_2 \overline{x_3}$	$x_1 = x_1 x_2 + x_1 \overline{x_2}$ $x_1 + x_2 = (x_1 + x_2 + x_3) \times (x_1 + x_2 + \overline{x_3})$
Неповного розгортання	$(x_1 + x_2)(x_1 + \overline{x_2}) =$ $= x_1(x_1 + x_2)(x_1 + \overline{x_2})$	$x_1 x_2 + x_1 \overline{x_2} =$ $= x_1 + x_1 x_2 + x_1 \overline{x_2}$

Побудови логічних функцій на основі карт Карно (1)

В 1953 році Моріс Карно запропонував систему графічного представлення (карти Карно) й спрощення булевих виразів. При мінімізації логічних функцій в карті Карно обводять прямокутними контурами всі одиниці й далі записують мінімізовану функцію у вигляді суми логічних добутків, які описують ці контури.

При проведенні контурів притримуються правил:

- 1) контур повинний бути прямокутним;
- 2) всередині контура повинні бути тільки клітини, заповненні одиницями;
- 3) число клітин, які знаходиться всередині контура, повинно бути цілою степеню числа 2, тобто можна об'єднувати 1, 2, 4, 8,..., 2^k членів;
- 4) одні й ті ж клітини, заповнені одиницями, можуть входити в декілька контурів, тобто контури можуть пересікатись;
- 5) при проведенні контурів самий нижній й самий верхній рядки таблиці вважаються сусідніми, теж само - для крайнього лівого й крайнього правого стовпців;
- 6) число контурів повинно бути як можна меншим, а самі контури як можна більшими.
- 7) Кожен член МДНФ містить лиш ті аргументи, які для кожного контура мають значення або без інверсії або з інверсією.
- 8) Число кон'юнктивних членів в МДНФ рівне сумі об'єднань клітин.

Побудови логічних функцій на основі карт Карно (2)

Приклад. Провести мінімізацію логічної функції, заданої в формі ДДНФ, за допомогою карти Карно

$$f = x_1 x_2 x_3 + \overline{x_1} x_2 x_3 + \overline{x_1} \overline{x_2} x_3 + \overline{x_1} x_2 \overline{x_3} + x_1 x_2 \overline{x_3}$$

$x_1 x_2 \backslash x_3$	00	01	11	10
0	1	1		
1	1	1	1	

Карта Карно.

Побудови логічних функцій на основі карт Карно (3)

Розв'язок. За допомогою перетворень, які виконуються за законами булевої алгебри, й з врахуванням об'єднаних на карті Карно клітин, отримують мінімізоване представлення (МДНФ) логічної функції:

$$f = (x_1 x_2 x_3 + \bar{x}_1 x_2 x_3) + (\bar{x}_1 x_2 x_3 + \bar{x}_1 \bar{x}_2 x_3 + \bar{x}_1 \bar{x}_2 \bar{x}_3 + \bar{x}_1 x_2 \bar{x}_3) =$$

$$= x_2 x_3 (x_1 + \bar{x}_1) + \bar{x}_1 (x_2 x_3 + \bar{x}_2 x_3 + \bar{x}_2 \bar{x}_3 + x_2 \bar{x}_3) =$$

$$= x_2 x_3 (x_1 + \bar{x}_1) + \bar{x}_1 [x_3 (x_2 + \bar{x}_2) + \bar{x}_3 (\bar{x}_2 + x_2)];$$

$$x_1 + \bar{x}_1 = 1, x_2 + \bar{x}_2 = 1,$$

$$f = x_2 x_3 + \bar{x}_1 (x_3 + \bar{x}_3),$$

$$x_3 + \bar{x}_3 = 1$$

$$f = x_2 x_3 + \bar{x}_1.$$

Побудови логічних функцій на основі карт Карно (4)

В даному прикладі двом клітинам першого об'єднання відповідають мінтерми, які мають дві спільні змінні

$$x_2x_3 : x_1x_2x_3 + \overline{x_1}x_2x_3 = x_2x_3(x_1 + \overline{x_1}) = x_2x_3.$$

Тому диз'юнкція цих мінтермів рівна цим двом спільним змінним: x_2x_3 .

Чотирьом клітинам другого об'єднання відповідають мінтерми, які мають одну спільну змінну $\overline{x_1}$:

$$\overline{x_1}x_2x_3 + \overline{x_1}\overline{x_2}x_3 + \overline{x_1}\overline{x_2}\overline{x_3} + \overline{x_1}x_2\overline{x_3} = \overline{x_1}(x_2x_3 + \overline{x_2}x_3 + \overline{x_2}\overline{x_3} + x_2\overline{x_3}) = \overline{x_1}$$

Диз'юнкція цих мінтермів також рівна спільній змінній $\overline{x_1}$.

Побудови логічних функцій на основі карт Карно (5)

Приклад . Мінімізувати за допомогою карти Карно (рис.4.) задану в формі ДДНФ логічну функцію:

$$f = x_1 x_2 \bar{x}_3 + \bar{x}_1 x_2 \bar{x}_3 + \bar{x}_1 x_2 x_3 + x_1 \bar{x}_2 \bar{x}_3 + x_1 \bar{x}_2 x_3 + \bar{x}_1 \bar{x}_2 x_3$$

$x_1 x_2 \backslash x_3$	00	01	11	10
0	1	1	1	1
1		1		1

Рис.4. Карта Карно:

Розв'язок: МДНФ функції:



$$f = (\bar{x}_1 \bar{x}_2 \bar{x}_3 + \bar{x}_1 x_2 \bar{x}_3 + x_1 x_2 \bar{x}_3 + x_1 \bar{x}_2 \bar{x}_3) + (\bar{x}_1 x_2 x_3 + x_1 x_2 x_3) + (x_1 \bar{x}_2 x_3 + x_1 x_2 x_3) =$$

$$= \bar{x}_3 (\bar{x}_1 \bar{x}_2 + \bar{x}_1 x_2 + x_1 x_2 + x_1 \bar{x}_2) + \bar{x}_1 x_2 (\bar{x}_3 + x_3) + x_1 \bar{x}_2 (\bar{x}_3 + x_3) = \bar{x}_3 + \bar{x}_1 x_2 + x_1 \bar{x}_2.$$


Поняття сигналу логічного нуля та одиниці (1)

Цифрові сигнали – це сигнали, що мають два стабільних рівня – рівень логічного нуля і рівень логічної одиниці. У мікросхем, виконаних за різними технологіями, логічні рівні можуть відрізнятися одне від одного.


Acceptable TTL gate input signal levels




Acceptable TTL gate output signal levels



Операція

Логічна функція	Позначення логічних елементів	Таблиця істинності		Булева функція
		Вхід	Вихід	
Інвертор НІ (NOT)	 	A 0 1	Y 1 0	$Y = \bar{A}$
І (AND)	 	A B 0 0 0 1 1 0 1 1	Y 0 0 0 1	$A \cdot B = Y$
АБО (OR)	 	A B 0 0 0 1 1 0 1 1	Y 0 1 1 1	$A + B = Y$
Виключне АБО (XOR)	 	A B 0 0 0 1 1 0 1 1	Y 0 1 1 0	$A \oplus B = Y$
І-НІ (NAND)	 	A B 0 0 0 1 1 0 1 1	Y 1 1 1 0	$\overline{A \cdot B} = Y$

Операція

Логічна функція	Позначення логічних елементів	Таблиця істинності	Булева функція																
I-НІ (NAND)	 	<table><tr><td>A</td><td>B</td></tr><tr><td>0</td><td>0</td></tr><tr><td>0</td><td>1</td></tr><tr><td>1</td><td>0</td></tr><tr><td>1</td><td>1</td></tr></table>	A	B	0	0	0	1	1	0	1	1	<table><tr><td>Y</td></tr><tr><td>1</td></tr><tr><td>1</td></tr><tr><td>1</td></tr><tr><td>0</td></tr></table>	Y	1	1	1	0	$\overline{A \cdot B} = Y$
A	B																		
0	0																		
0	1																		
1	0																		
1	1																		
Y																			
1																			
1																			
1																			
0																			
АБО-Ні (NOR)	 	<table><tr><td>A</td><td>B</td></tr><tr><td>0</td><td>0</td></tr><tr><td>0</td><td>1</td></tr><tr><td>1</td><td>0</td></tr><tr><td>1</td><td>1</td></tr></table>	A	B	0	0	0	1	1	0	1	1	<table><tr><td>Y</td></tr><tr><td>1</td></tr><tr><td>0</td></tr><tr><td>0</td></tr><tr><td>0</td></tr></table>	Y	1	0	0	0	$\overline{A + B} = Y$
A	B																		
0	0																		
0	1																		
1	0																		
1	1																		
Y																			
1																			
0																			
0																			
0																			
Виключне АБО - НІ (NXOR)	 	<table><tr><td>A</td><td>B</td></tr><tr><td>0</td><td>0</td></tr><tr><td>0</td><td>1</td></tr><tr><td>1</td><td>0</td></tr><tr><td>1</td><td>1</td></tr></table>	A	B	0	0	0	1	1	0	1	1	<table><tr><td>Y</td></tr><tr><td>1</td></tr><tr><td>0</td></tr><tr><td>0</td></tr><tr><td>1</td></tr></table>	Y	1	0	0	1	$\overline{A \oplus B} = Y$
A	B																		
0	0																		
0	1																		
1	0																		
1	1																		
Y																			
1																			
0																			
0																			
1																			


Поняття сигналу логічного нуля та одиниці (2)

ТТЛ	ТТЛШ	КМОП	Швидкодія КМОП	Е СЛ	
Розшифрування назви	Транзисторно-Транзисторна Логіка	ТТЛ з діодом Шоттки	Компліментарний Метал-Оксид Напівпровідник		Емітерно - Узгоджена Логіка
Основні серії мікросхем	K155 K131	K555 K531 KP1533	K561 K176	KP1554 KP1564	K500 KP1500
Серії західних мікросхем	74	74LS 74ALS	CD40 H 4000	74AC 74 HC	MC10 F100
Затримка поширення, нС	10...30	4...20	15...50	3,5..5	0,5...2
Макс. частота, МГц	15	50..70	1...5	50...150	300...500
Напруга живлення, В	5 ±0,5	5 ±0,5	3...15	2...6	-5,2 ±0,5
Споживаний струм (без навантаження), мА	20	4...40	0,002...0,1	0,002...0,1	0,4
Рівень лог.0,	0,4	0,5	< 0,1	< 0,1	-1,65
Рівень лог.1, В	2,4	2,7	~ U пит	~ U пит	-0,96
Макс. вихідний струм, мА	16	20	0,5	75	40

Операція кон'юнкція.





Логічне множення (кон'юнкція) знаки $(\cdot)$, $(\wedge)$ читаються як І. Якщо на вхід кон'юнктора поступають сигнали в різні моменти часу і різної тривалості, то сигнал на виході визначається як результат накладання вхідних сигналів. Часова діаграма роботи кон'юнктора для $y=x_1 \cdot x_2 \cdot x_3$ або $y=x_1 \wedge x_2 \wedge x_3$ приведена на рис.



Часова діаграма роботи кон'юнктора $y=x_1 \cdot x_2 \cdot x_3$.

Операція кон'юнкція.


Елемент І.



Операція диз'юнкція.





Логічне додавання (диз'юнкція) знаки $(+)$, $(\vee)$ читаються як АБО. Якщо на вхід диз'юнктора поступають сигнали в різні моменти часу і різної тривалості, то сигнал на виході визначається як результат об'єднання вхідних сигналів. Часова діаграма роботи диз'юнктора для $y=x_1+x_2+x_3$ або $y=x_1 \vee x_2 \vee x_3$ приведена на рис.





Часова діаграма роботи диз'юнктора $y=x_1+x_2+x_3$.


Операція диз'юнкція. Елемент АБО.




Операція заперечення. *Інвертор.*



Элемент *I-HE*.




Цолевка микросхемы К155ЛА3



+5В
К 14 выводу DD1

-5В
К 07 выводу DD1



Побудова комбінаційної схеми.

Структурна схема визначає основні функціональні частини, їх призначення і взаємозв'язки. Структурна схема концентрує в собі все найбільш важне й суттєве про склад, структуру й функції електронного пристрою.

Функціональна схема пояснює процеси, які проходять в окремих ланках або в цілому пристрої. Вона займає проміжне місце між структурною й принциповою схемами. Ланки, в яких хочуть роз'яснити процеси, показують детально, як і на принциповій схемі, а інші функціональні частини зображають у вигляді прямокутників, як і на структурній схемі.

Функціональний елемент - найменша одиниця функціональної структури, яка при технічній реалізації може бути виконана в виді електричної закінченої схеми, яка виконує певну функцію.

Комбінаційні схеми.



Перетворення інформації в ЕОМ виконується електронними пристроями (логічними схемами) двох класів: комбінаційними схемами й цифровими автоматами.

У комбінаційних схемах (КС) сукупність вихідних сигналів (вихідне слово Y) у будь-який момент часу однозначно визначається вхідними сигналами (вхідним словом X), що одночасно надходять на входи КС. Реалізований у цих схемах спосіб обробки інформації називається комбінаційним, тому що результат обробки інформації залежить від комбінації вхідних сигналів і виробляється відразу при подачі вхідної інформації. Закон функціонування комбінаційної схеми визначений, якщо задано відповідність між її вхідними й вихідними словами, наприклад, у вигляді таблиці, що називається таблицею істинності, де охоплюється всі сполучення вхідних слів, при цьому черговість проходження вхідних слів не має значення.

Цифрові автомати.



В цифровому автоматі, на відміну від логічної схеми, є деяке скінчення число різних внутрішніх станів.

$$Q = \{q_0, q_1, \dots, q_k\}$$

Під дією вхідного слова цифровий автомат переходить з одного стану в інший і видає вихідне слово. Вихідне слово на виході цифрового автомата в дискретній момент часу визначається словом, яке поступило в цей момент часу на вхід автомата, і внутрішнім станом автомата, який є результатом впливу на автомат вхідних слів в попередні моменти часу.

Цифровий автомат обов'язково має пам'ять, яка складається з запам'ятовуючих елементів (тригерів, елементів затримки і т.п.), які фіксують стан, в якому він знаходиться.

Побудова комбінаційної схеми.

Розглянемо побудову комбінаційної схеми на рівні функціональної за заданою логічною функцією, наприклад,

$$f(x_1, x_2, x_3, x_4) = x_1(x_2 + \bar{x}_3) + \bar{x}_1x_3 + \bar{x}_1\bar{x}_2x_4$$


1-й етап – побудуємо заперечення для змінних x_1, x_2, x_3 .

2-й етап – побудуємо диз'юнкцію $x_2 + \bar{x}_3$, кон'юнкцію $\bar{x}_1x_3$ і $\bar{x}_1\bar{x}_2x_4$.

3-й етап – побудуємо кон'юнкцію $x_1(x_2 + \bar{x}_3)$.

4-й етап – побудуємо задану логічну функцію.

Побудова комбінаційної схеми.



Комбінаційна схема логічної функції $f(x_1, x_2, x_3, x_4)$.

Отже, спосіб з'єднання логічних елементів функціональної схеми визначається послідовністю виконання логічних операцій в заданій логічній функції.


Тригери.

Зберігання та запам'ятовування елементарної порції інформації виконується для одного біта. Електронна схема, яка запам'ятовує один біт інформації, називається тригером. *Тригери* – пристрої, що мають два стійких стани 1 і 0.

Отже, тригер може бути коміркою пам'яті для одного двійкового розряду, тобто біту інформації. Використання тригерів дозволяє реалізовувати пристрої *оперативної* пам'яті (тобто пам'яті, інформація в якій зберігається тільки на час обчислень). Однак тригери можуть використовуватись й для побудови деяких цифрових пристроїв з пам'яттю, таких як лічильники, перетворювачі послідовного коду в паралельний або цифрові лінії затримки.

Розглянемо різні типи тригерів та вплив активних логічних рівнів на їх вводах в контексті розвитку складності їх будови на основі логічних елементів. Для розуміння процесів, які відбуваються в тригерах, почнемо розгляд зі схеми асинхронного одноканального RS –тригера.

Триггеры.



RS-тригер

Основним тригером, на якому базуються всі інші типи тригерів являється RS-тригер. RS-тригер має два логічних входи:

R - установлення 0 (від слова **reset**);

S - установлення 1 (від слова **set**).

RS-тригер має два виходи:


Q - прямий;

Q- обернений (інверсний).

Стан тригера визначається станом прямого виходу.

Найпростіший RS-тригер складається із двох логічних елементів, охоплених перехресним позитивним зворотним зв'язком.

RS-триггер. Схема.



Таблиця переходів RS тригера в базисі АБО-НІ.

Таблиця переходів RS тригера в базисі АБО-НІ

R	S	Q(t)	Q(t+1)	Пояснення
0	0	0	0	Режим зберігання інформації R=S=0
0	0	1	1	
0	1	0	1	Режим <u>установлення одиниці</u> S=1
0	1	1	1	
1	0	0	0	Режим <u>установлення нуля</u> R=1
1	0	1	0	
1	1	0	*	R=S=1 заборонена <u>комбінація</u>
1	1	1	*	

RS-тригер. Робота.

Нехай $R=0$, $S=1$. Нижній логічний елемент виконує логічну функцію АБО-НІ, тобто 1 на будь-якому його вході приводить до того, що на його виході буде логічний нуль. На виході Q буде 1 ($Q=1$), тому що на обидва входи верхнього елемента подані нулі (один нуль - із входу R , інший - з виходу). Тригер перебуває в одиничному стані. Якщо тепер забрати сигнал установа S ($R=0$, $S=0$), на виході ситуація не зміниться, тому що незважаючи на те, що на нижній вхід нижнього логічного елемента буде надходити 0, на його верхній вхід надходить 1 з виходу верхнього логічного елемента. Тригер буде перебувати в одиничному стані, поки на вхід R не надійде сигнал скидання. Нехай тепер $R=1$, $S=0$, тоді $Q=0$. Тригер перемкнувся в "0". Якщо після цього забрати сигнал скидання ($R=0$, $S=0$), то однаково тригер не змінить свого стану.


Для опису роботи тригера використовують таблицю станів (переходів). Позначимо:

$Q(t)$ - стан тригера до надходження керуючих сигналів (зміни на входах R й S);

$Q(t+1)$ - стан тригера після зміни на входах R й S .

RS-тригер. Елементи І-НІ.

Входи R й S інверсні (активний рівень "0"). Перехід (перемикання) цього тригера з одного стану в інший відбувається при установленні на одному із входів "0". Комбінація $R=S=0$ є забороненою.



RS-тригер можна побудувати на елементах "І-НІ"

RS-тригер. Елементи І-НІ.


R	S	Q(t)	Q(t+1)	Пояснення
0	0	0	*	R=S=0 заборонена комбінація
0	0	1	*	
0	1	0	0	Режим <u>установлення нуля</u> R=0
0	1	1	0	
1	0	0	1	Режим <u>установлення одиниці</u> S=0
1	0	1	1	
1	1	0	0	Режим зберігання інформації R=S=0
1	1	1	1	

Таблиця переходів RS тригера в базисі І-НІ

Синхронний RS-тригер (1).

Схема RS-тригера дає змогу запам'ятовувати стан логічної схеми, але тому що при зміні входних сигналів може виникати перехідний процес (у цифрових схемах цей процес називається "небезпечні перегони"), то запам'ятовувати стан логічної схеми потрібно тільки в певні моменти часу, коли всі перехідні процеси закінчені, і сигнал на виході комбінаційної схеми відповідатиме своїй функції. Це означає, що більшість цифрових схем вимагають *сигналу синхронізації* (тактового сигналу). Всі перехідні процеси в комбінаційній логічній схемі повинні закінчитися за час періоду синхросигналу, який подається на входи тригерів. Тригери, що запам'ятовують входні сигнали тільки в момент часу, обумовлений сигналом синхронізації, називаються синхронними. Принципова схема синхронного RS тригера наведена на рисунку.

Синхронный RS-триггер (2).




Синхронний RS-тригер (3).

R	S	C	Q(t)	Q(t+1)	Пояснення
0	0	1	0	0	Режим зберігання інформації $R = S = 0$
0	0	1	1	1	
0	1	1	0	1	Режим <u>установлення одиниці</u> $S = 1$
0	1	1	1	1	
1	0	1	0	0	Режим <u>установлення нуля</u> $R = 1$
1	0	1	1	0	
1	1	1	0	*	$R = S = 1$ заборонена <u>комбінація</u>
1	1	1	1	*	

У таблиці під сигналом C (Clock) мається на увазі синхроімпульс. Без синхроімпульсу синхронний RS тригер зберігає свій попередній стан.

Синхронний D-тригер (1).

D-тригер має один інформаційний вхід (D-вхід, delay). Бувають тільки синхронні D-тригери. Стан інформаційного входу передається на вихід під дією синхроімпульса (вхід C). Якщо на вході D -"1", то по приходу синхроімпульса $Q=1$, а якщо на D "0", то $Q = 0$.



Синхронний D-тригер (2).

Таблиця переходів D-тригера

C	D	Q(t)	Q(t+1)	Пояснення
0	*	0	0	Режим зберігання інформації
0	*	1	1	
1	0	*	0	Режим <u>запису</u> інформації
1	1	*	1	

Універсальний триггер (JK-триггер) (1).


Такий триггер має інформаційні входи J і K , які за своїм впливом аналогічні входам S і R тактуючого RS-тригера:

при $J=1, K=0$ триггер за тактовим імпульсом C встановлюється в стан $Q=1$;

при $J=0, K=1$ - переключається в стан $Q=0$;

при $J=K=0$ - зберігає раніше прийняту інформацію.

На відміну від синхронного RS-тригера одночасна наявність логічних 1 на інформаційних входах не являється для JK-тригера забороненою комбінацією і приводить триггер в протилежний стан.



Универсальный триггер (JK-триггер) (2).

Таблица переходів JK тригера

К	J	С	Q(t)	Q(t+1)
0	0	1	0	0
0	0	1	1	1
0	1	1	0	1
0	1	1	1	1
1	0	1	0	0
1	0	1	1	0
1	1	1	0	1
1	1	1	1	0

Регістри (1).

Регістри - пристрої для тимчасового зберігання й перетворення інформації у вигляді багаторозрядних двійкових чисел. При порівняльній простоті реєстри мають більші функціональні можливості. Вони використовуються в якості керуючих і запам'ятовувальних пристроїв, генераторів і перетворювачів кодів, лічильників, дільників частоти, вузлів тимчасової затримки.

Для запам'ятовування окремих розрядів числа можуть застосовуватися тригери різних типів. Елементами структури реєстрів є тригери **D-** або **JK-** типу з динамічним або статичним керуванням.

Одиночний тригер може запам'ятовувати (реєструвати) один розряд (біт) двійкової інформації. Тому, одиночний тригер можна вважати однорозрядним реєстром.

Занесення інформації в реєстр називається операцією запису або введення. Запис інформації в реєстр не вимагає його попереднього обнуління.

Операція видачі інформації з реєстра – зчитування або вивід.

Регістри (2).

Класифікація регістрів:

1) по способу занесення/видачі інформації:

- паралельні (*регістри зберігання*) - інформація вводиться й виводиться одночасно по всіх розрядах;
- послідовні (*регістри зсуву*) - інформація біт за бітом «просувається» через регістр і виводиться послідовно також. По напрямку передачі послідовні регістри зсуву інформації бувають односпрямовані або реверсивні;
- комбіновані (*послідовно-паралельні регістри*) - паралельне введення й послідовний вивід (і навпаки).


Таблиця 1.

M_1	M_2	Вид приймання інф.	Вид видачі інф.
0	0	Паралельний	Паралельний
0	1	Паралельний	Послідовний
1	0	Послідовний	Паралельний
1	1	Послідовний	Послідовний

2) по способу представлення інформації:

- однофазні (інформація представляється в прямому або інверсному виді);
- парафазні (інформація представляється й у прямому, і у інверсному виді).

Регістри (3).



Умовне позначення регістра.

Регістри. Паралельний.

Паралельні реєстри здійснюють запис і вивід інформації в паралельному коді, а це значить, що для передачі кожного розряду використається окрема лінія.

Для запису інформації в реєстр на його входи (D0-D3) потрібно **встановити** відповідні логічні рівні, після чого подати імпульс на вхід синхронізації (C). Після цього на виходах Q0-Q3 з'явиться записане слово. Регістри запам'ятовують вхідні сигнали тільки в момент часу, **обумовлений** сигналом синхронізації.



Умовно-графічне позначення паралельного реєстра

Регістри Паралельний.




Схема паралельного регістра






Схема паралельного регістра на RS-тригері

Регістри. *Послідовні регістри (регістри зсуву)*

Послідовний регістр (регістр зсуву) звичайно служить для перетворення послідовного коду в паралельний і навпаки. Застосування послідовного коду пов'язане з необхідністю передачі великої кількості двійкової інформації з обмеженої кількості з'єднувальних ліній. При паралельній передачі розрядів потрібно велику кількість з'єднувальних провідників. Якщо двійкові розряди послідовно біт за бітом передавати по одному провіднику, то можна значно скоротити розміри з'єднувальних ліній на платі (і розміри корпусів мікросхем).

Принципова схема послідовного регістра, зібраного на основі D-тригерів і що дозволяє здійснити перетворення послідовного коду в паралельний, наведена на Рисунку.

Регістри. *Послідовні регістри (регістри зсуву)*



Регістри. *Послідовні регістри (регістри зсуву)*

Розглянемо роботу цього регістра. Крім паралельного з'єднання тригерів для побудови регістрів використовуються послідовне з'єднання цих елементів. Можна припустити, що на початку всі тригери регістра перебувають у стані логічного нуля, тобто $Q_0=0$, $Q_1=0$, $Q_2=0$, $Q_3=0$. Якщо на вході D-тригера T1 має місце логічний 0, то надходження синхроімпульсів на входи «С» тригерів не міняє їхні стани.

Відповідно рисунку 2.4, синхроімпульси «С» надходять на відповідні входи всіх тригерів регістра одночасно й записують у них те, що має місце на їхніх інформаційних входах. На інформаційних входах тригерів T2, T3, T4 - рівні логічного «0», тому що інформаційні входи наступних тригерів з'єднані з виходами попередніх тригерів, що перебувають у стані логічного «0», а на вхід «D» першого тригера, подається «0» із зовнішнього джерела інформації. При подачі на вхід «D» першого


Регістри. *Послідовні регістри (регістри зсуву)*

тригера «1», із приходом першого синхроімпульсу, у цей тригер запишеться «1», а в інші тригери - «0», тому що до моменту надходження фронту синхроімпульсу на виході тригера T1 ще був присутній логічний «0». Таким чином, у тригер T1 записується та інформація (той біт), що була на його вході «D у момент надходження фронту синхроімпульсу й т.д. При надходженні другого синхроімпульсу логічна «1» з виходу першого тригера, запишеться в другий тригер T2, і в результаті відбувається зсув спочатку записаної «1» з тригера T1 у тригер T2, із тригера T2 у тригер T3 і т.д. Таким чином, виробляється послідовне зсув поданої на вхід регістра інформації (у послідовному коді) на один розряд вправо в кожному такті синхроімпульсів. Після надходження чотирьох синхроімпульсів регістр виявляється повністю заповненим розрядами числа, що входить через послідовне введення на «D0». Протягом наступних чотирьох синхроімпульсів виконується послідовний порозрядний вивід з регістра записаного числа, після чого регістр буде повністю очищеним (за умови подачі на його вхід рівня «0» у режимі виводу записаного числа).

Принципи роботи мультиплексорних і демультимплексорних пристроїв

Призначення мультиплексорів (від англійського multiplex - багаторазовий) - комутувати в заданому порядку сигнали, що надходять із декількох вхідних шин в одну вихідну.

Мультиплексори - це комбінаційні пристрої, призначені для комутації одного з декількох джерел логічних сигналів до однієї вихідної шини. Позначення мультиплексора наведено на рисунку.



Принципи роботи мультиплексорних і демультиплексорних пристроїв

Мультиплексор має m входів коду керування (може також мати вхідну логіку для вибору кристала), $n=2^m$ входів для даних й один вихід Y .

Входи поділяються на:

- 1) інформаційні $x_1, x_2, x_3, \dots, x_n$, де n - число інформаційних входів;
- 2) керуючі (адресні) $v_1, v_2, v_3, \dots, v_m$, m - число керуючих (адресних) входів.

Код (адреса), що надходить на керуючі входи, визначає один з інформаційних входів, значення якого передається на вихід. Адреси представляють у двійковому коді і їм привласнюють відповідний номер j . Кожній адресі з номером j відповідає свій інформаційний вхід x_j , сигнал з якого при даній адресі проходить на вихід. Основним призначенням мультиплексора є *комутація* $n=2^m$ вхідних сигналів на один вихід.

Принципи роботи мультиплексорних і демультимплексорних пристроїв

Відповідно до призначення складемо таблицю істинності для мультиплексора, що містить, наприклад, чотири інформаційних входи: x_1, x_2, x_3, x_4 , які можуть комутуватися двома v_1, v_2 керуючими (адресними) входами. Незаповнені клітини відповідають значенням інформаційних змінних, що не впливають на значення вихідного сигналу Y .

Адресні змінні		Інформаційні змінні				Вихід
v_1	v_2	x_1	x_2	x_3	x_4	y
0	0	1				1
0	1		1			1
1	0			1		1
1	1				1	1
0	0	0				0
0	1		0			0
1	0			0		0
1	1				0	0

Принципи роботи мультиплексорних і демультимплексорних пристроїв

Робота мультиплексора описується логічною функцією:


$$y = x_1 \bar{v}_1 \bar{v}_2 + x_2 \bar{v}_1 v_2 + x_3 v_1 \bar{v}_2 + x_4 v_1 v_2$$

Функція, реалізована мультиплексором, в загальному може бути представлена в виді ДДНФ:

$$y = x_1 \bar{v}_m \dots \bar{v}_1 + x_2 \bar{v}_m \dots \bar{v}_2 v_1 + x_{n-1} v_m \dots v_2 \bar{v}_1 + x_n v_m \dots v_1$$

Принципи роботи мультиплексорних і демультиплексорних пристроїв


Функціональна схема мультиплексора



Принципи роботи мультиплексорних і демультиплексорних пристроїв

Призначення демультиплексорів комутувати в необхідній послідовності сигнали з одного інформаційного входу по декількох виходах. Вибір потрібної вихідної шини, як і у мультиплексорі, забезпечується встановленням відповідного коду на адресних входах. При m адресних входах демультиплексор може мати до 2^m виходів.

Позначення демультиплексора наведено на рисунку.



Принципи роботи мультиплексорних і демультиплексорних пристроїв

Демультиплексор - комбінаційний пристрій з одним інформаційним входом x_1 , з m керуючими входами ($v_1 \dots v_m$) і з n інформаційними виходами ($y_1 \dots y_n$), при цьому $n=2^m$.

Основне призначення демультиплексора - розподіл сигналу з лінії по декількох каналах (зворотне мультиплексору).

Робота демультиплексора описується рівняннями:

$$y_1 = x \bar{v}_m \dots \bar{v}_2 \bar{v}_1$$

$$y_2 = x \bar{v}_m \dots \bar{v}_2 v_1$$


.....

$$y_{n-1} = x v_m \dots v_2 \bar{v}_1$$

$$y_n = x v_m \dots v_2 v_1$$

Принципи роботи мультиплексорних і демультиплексорних пристроїв

Функціональна схема демультиплексора, побудованого за рівняннями для $n=4$, $m=2$.



Синтез комбінаційних схем на мультиплексорах

Крім основного призначення (комутація сигналів), мультиплексори застосовують для побудови постійних запам'ятовувальних пристроїв (ПЗП) обсягом $2^m + 1$ біт і для синтезу комбінаційних логічних схем. При цьому можна синтезувати різних логічних функцій від $(m+1)$ логічних змінних. Наприклад, на мультиплексорі з $n=4$ й $m=2$ входами реалізується будь-яка логічна функція від трьох змінних, тому що для трьох змінних існує різних функцій. Основним завданням при синтезі комбінаційних логічних схем на мультиплексорах є оптимальний вибір змінних, що подаються на його керуючі (адресні) входи.

Критерієм оптимальності вибору адресних змінних може служити кількість сигналів 0 й 1, що подається при цьому на інформаційні входи.

Синтез комбінаційних схем на мультиплексорах

Розглянемо правило вибору адресних змінних для двох випадків.
Нехай логічна функція задана табл.

x_1	x_2	x_3	f
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

Виділимо з логічних змінних змінну x_3 . Однакові комбінації змінних x_1 x_2 , що залишились, представимо у вигляді груп (відділені в таблиці істинності подвійними горизонтальними лініями).

Синтез комбінаційних схем на мультиплексорах

Виберемо в якості адресних (керуючих) змінних змінні x_1 і x_2 . При коді $v_1v_2=x_1x_2=00$ на вихід мультиплексора комутується вхід X_1 . Якщо на вхід X_1 подати змінну x_3 , то на виході одержимо значення логічної функції при $x_1x_2=00$.

Адресні змінні		Інформаційні змінні				Вихід
v_1 x_1	v_2 x_2	X_1	X_2	X_3	X_4	f
0	0	x_3				x_3
0	1		$\bar{x}_3$			$\bar{x}_3$
1	0			0		0
1	1				1	1


При коді $v_1v_2=x_1x_2=01$ на вихід комутується вхід X_2 . Відповідно до таблиці істинності логічної функції, на цей вхід варто подати $\bar{x}_3$.

При коді $v_1v_2=x_1x_2=10$ на вихід комутується вхід x_3 . Відповідно до таблиці істинності логічної функції, на цей вхід варто подати "0".

При коді $v_1v_2=x_1x_2=11$ на вихід комутується вхід x_4 . Відповідно до таблиці істинності логічної функції, на цей вхід варто подати "1"

Синтез комбінаційних схем на мультиплексорах

Приклад синтезу комбінаційної схеми на мультиплексорі



Принципи роботи лічильних пристроїв

Лічильником називають пристрій для підрахунку числа вхідних імпульсів. Логічні рівні на виходах підрахунку лічильника відображають число імпульсів, що надійшли на лічильний вхід. Лічильник можна будувати на тригерах любого типу, найбільшого поширення знайшло застосування Т й JK тригерів.

Тригер може служити прикладом найпростішого лічильника. Такий лічильник рахує до двох. Лічильники утворюють ланцюжком з m тригерів, з'єднаних відповідним чином. Нульовий стан всіх тригерів приймається за нульовий стан лічильника в цілому. Інші стани визначаються по числу вхідних імпульсів що надійшли. У паузах між вхідними імпульсами тригери утримують свої стани, тобто лічильник запам'ятовує значення числа вхідних імпульсів. Інформація знімається з прямих й (або) інверсних виходів тригерів. Коли число вхідних імпульсів $N_{вх} > M$ відбувається переповнення, після чого лічильник повертається в нульовий стан і цикл повторюється. Модуль (коефіцієнт) рахунку M , характеризує число вхідних імпульсів, необхідне для одного циклу. Максимальне число, що може бути записане в лічильник $N_{\max} = M - 1$

Принципи роботи лічильних пристроїв

Класифікація лічильників виконується за такими ознаками:

1) основні параметри

модуль рахунку М - число стійких станів (двійкові; двійково-десяткові або з іншим модулем рахунку; з довільним постійним або змінним (програмованим) коефіцієнтом рахунку;

ємність - максимальне число, що може бути записане в лічильник;

швидкодія (швидкість переходу зі стану «всі 1» у стан «всі 0» і навпаки).

2) напрям рахунку:

підсумовуючі (інкрементуючі);

віднімаючі (декрементуючі);

реверсивні;

3) спосіб побудови внутрішніх зв'язків:

послідовний перенос;

паралельний перенос;

комбінований перенос;

кільцевий ланцюг переносу.

4) спосіб перемикання тригера:


синхронні;

асинхронні.


Класифікаційні ознаки незалежні й можуть зустрічатися в різноманітних сполученнях: наприклад, підсумовуючі лічильники бувають як з послідовним, так і з паралельним переносом, можуть мати двійковий, десятковий й інший модуль рахунку.

Принципи роботи лічильних пристроїв

Тригер може служити прикладом найпростішого лічильника. Такий лічильник рахує до двох. Т-тригер має один лічильний інформаційний вхід. Тригер перемикається щораз у протилежний стан, коли на вхід Т надходить керуючий сигнал.




Лічильник являє собою сукупність послідовно включених рахункових тригерів. За кожним входним імпульсом рахунковий тригер змінює свій стан на протилежний. Найпростіший підсумовуючий асинхронний - лічильник зображено нижче:



Принципи роботи лічильних пристроїв

Якщо вхід синхроімпульсу тригера відзначений як «\», то перекидання тригера відбувається за спадом, якщо як «/» - то за фронтом синхроімпульсу. Часова діаграма роботи підсумовуючого асинхронного лічильника – зображена на рисунку.



Принципи роботи лічильних пристроїв

Нехай початковий стан всіх тригерів лічильника буде нульовим. Цей стан ми бачимо на часових діаграмах. Після надходження на вхід лічильника тактового імпульсу (який сприймається за спадом) перший тригер змінює свій стан на протилежний, тобто одиницю. Подамо на вхід лічильника ще один тактовий імпульс. Значення першого тригера знову зміниться на прямо протилежне. Цього разу на виході першого тригера, а значить і на вході другого тригера сформується спад імпульсу. Це означає, що другий тригер теж змінить свій стан на протилежний.

Продовжуючи аналізувати часову діаграму, можна визначити, що на виходах наведеної схеми лічильника послідовно з'являються цифри від 0 до 7. Ці цифри записані у двійковому виді. При надходженні на рахунковий вхід лічильника чергового імпульсу, вміст його тригерів збільшується на 1. Такі лічильники одержали назву підсумовуючих двійкових лічильників. Двійковий лічильник має модуль $M = 2^n$, де n — ціле число, і послідовність кодів станів відображаються послідовністю двійкових чисел. Якщо інформацію знімати з інверсних виходів тригерів, то вийде лічильник, що віднімає.

Принципи роботи лічильних пристроїв


Зміна рівнів на виході підсумовуючого двійкового лічильника при надходженні на його вхід імпульсів

Номер вхідного імпульсу	Q0	Q1	Q2
1	1	0	0
2	0	1	0
3	1	1	0
4	0	0	1
5	1	0	1
6	0	1	1
7	1	1	1
8	0	0	0


Принципи роботи лічильних пристроїв

Найпростіший віднімаючий асинхронний лічильник

Розглянемо схему лічильника на тригерах, що перекидається по фронту вхідних імпульсів



З часової діаграми (рис. справа) бачимо, що лічильник віднімає. Якщо інформацію знімати з інверсних виходів тригерів, то вийде підсумовуючий лічильник.



Принципи роботи лічильних пристроїв

Лічильник з довільним модулем рахунку


Часто при проектуванні цифрових пристроїв виникає необхідність в подільниках частоти, для яких M – будь яке ціле число. Для побудови такого лічильника можна використати двійковий лічильник, у якого модуль рахунку M повинен бути більше модуля рахунку ніж лічильника з довільним модулем рахунку.

Нехай потрібно зробити лічильник з $M=10$. В 4-х розрядного лічильника модуль рахунку дорівнює 16 (більше 10). Схема лічильника являє собою 4 послідовно включених рахункових тригери, у яких є вхід скидання R .

Число 10 у двійковій системі числення представляється 1010. Коли на виходах лічильника буде код 1010, на виході елемента «І» з'явиться логічна одиниця, що запустить схему гасіння. Тривалість імпульсу на виході схеми гасіння повинна бути достатня для надійного скидання всіх тригерів лічильника в 0. Розряди числа 1010, рівні 1 подаються на схему «І» із прямих виходів тригерів, а рівні 0 - з інверсних. Таким чином, як тільки лічильник дорахує до 10, відбудеться обнулення всіх тригерів і рахунок продовжиться з коду 0000.


Принципи роботи лічильних пристроїв

Лічильник з модулем рахунку $M=10$




Принципи роботи лічильних пристроїв

Розглянемо лічильник з $M=11$ на основі двійкового лічильника в одній мікросхемі (без інверсних виходів). $11_{10}=1011_2$



Принципи роботи лічильних пристроїв

Схемою гасіння може бути RS-тригер.



Принципи роботи перетворювачі кодів

Перетворювачі кодів - комбінаційні схеми, що широко використовуються для перетворення двійкового й двійково-десятькового кодів у десятикові цифри і буквенні символи і навпаки при введенні/виведенні інформації в ЕОМ й інші цифрові пристрої. Частковими випадками перетворювача кодів є дешифратори та шифратори.

ДЕШИФРАТОРИ

Дешифратор (декодер) служить для перетворення n - розрядного коду в одиничний вихідний сигнал на одному з виходів (унітарний, непозиційний код). Дешифратори є перетворювачами кодів, що виконують перетворення двійкового й двійково-десятькового кодів в унітарний код. При кожній вхідній комбінації сигналів на одному з виходів з'являється 1 .

Тому, в повному дешифраторі кожної комбінації значень вхідних сигналів $x_1, \dots, x_n$ відповідає сигнал, рівний 1, тільки на одному виході, на інших виходах зберігаються сигнали 0.

Принципи роботи перетворювачі кодів

ДВІЙКОВІ ДЕШИФРАТОРИ



Двійкові дешифратори - пристрої перетворення n -розрядного позиційного двійкового коду в одиничний вихідний сигнал на одному з 2^n виходів.

Наприклад, для $n=2$ вхідного коду відповідає $2^2=4$ вихідним значенням, наведеним в таблиці істинності.

x_2	x_1	y_0	y_1	y_2	y_3
0	0	1	0	0	0
1	0	0	1	0	0
0	1	0	0	1	0
1	1	0	0	0	1

Принципи роботи перетворювачі кодів

Схема двійкового дешифратора та умовне графічне позначення дешифратора наведені на рисунках нижче:



Принципи роботи перетворювачі кодів

Дешифратори відносять до комбінаційних схем. Для побудови схеми декодера n -розрядного позиційного двійкового коду по таблиці істинності для кожного виходу записуємо логічний вираз на основі ДНФ:

$$f_0 = \bar{x}_n \bar{x}_{n-1} \dots \bar{x}_2 \bar{x}_1;$$

$$f_1 = \bar{x}_n \bar{x}_{n-1} \dots \bar{x}_2 x_1;$$

$$f_2 = \bar{x}_n \bar{x}_{n-1} \dots x_2 \bar{x}_1;$$


.....

$$f_n = x_n x_{n-1} \dots x_2 x_1.$$

Принципи роботи перетворювачі кодів


Умовне позначення інтегральної мікросхеми дешифратора, що має чотири входи й 16 виходів (дешифратор К155ИД3)- наведена на рисунку:

К155ИД3



Принципи роботи перетворювачі кодів


Функціональна схема лінійного чотирьох розрядного двійкового дешифратора К155ИДЗ:



Принципи роботи перетворювачі кодів

В залежності від розрядності коду дешифрування та функціональних можливостей інтегральних схем, наявних у розпорядженні розробника, декодер може бути виконаний на основі одноступінчастої (лінійної) або багаступінчастої схем дешифрації. Лінійний одноступінчастий дешифратор має найвищу швидкодію в порівнянні з іншими типами дешифраторів.

На рисунку показано дешифратор двоступінчастої схеми дешифрації на чотири входи та з інверсними виходами, побудований з інтегральних ел



Принципи роботи перетворювачі кодів

ДВІЙКОВО-ДЕСЯТКОВІ ДЕШИФРАТОРИ

Двійково-десяткові дешифратори перетворюють двійково-десятковий код у непозиційний (унітарний) код.

Приклад. Синтезувати дешифратор для перетворення двійково-десяткового коду 2421 в позиційний десятирозрядний код (двійково-десятковий дешифратор 4×10).

Рішення. 1. Двійково-десятковий код 2421 відповідає уявленню числа у вигляді:

$$x_1 \cdot 2^1 + x_2 \cdot 2^2 + x_3 \cdot 2^1 + x_4 \cdot 2^0 = 2x_1 + 4x_2 + 2x_3 + 1x_4$$

Тому дешифратор повинен мати чотири входи. На виході необхідно одержати десяткове число, тобто дешифратор повинен мати десять виходів. Тобто, дешифратор являє собою схему із чотирма входами й десятьма виходами.

Принципи роботи перетворювачі кодів

2. Таблиця істинності для логічної функції дешифратора

Десяткове число	Двійково-десятковий код на вході				Код на виході									
	x ₁	x ₂	x ₃	x ₄	y ₀	y ₁	y ₂	y ₃	y ₄	y ₅	y ₆	y ₇	y ₈	y ₉
0	0	0	0	0	1	0	0	0	0	0	0	0	0	0
1	0	0	0	1	0	1	0	0	0	0	0	0	0	0
2	0	0	1	0	0	0	1	0	0	0	0	0	0	0
3	0	0	1	1	0	0	0	1	0	0	0	0	0	0
4	0	1	0	0	0	0	0	0	1	0	0	0	0	0
5	0	1	0	1	0	0	0	0	0	1	0	0	0	0
6	0	1	1	0	0	0	0	0	0	0	1	0	0	0
7	0	1	1	1	0	0	0	0	0	0	0	1	0	0
8	1	1	1	0	0	0	0	0	0	0	0	0	1	0
9	1	1	1	1	0	0	0	0	0	0	0	0	0	1
	1	0	0	0	ФУНКЦІЯ НЕ ВИЗНАЧЕНА									
	1	0	0	1										
	1	0	1	0										
	1	0	1	1										
	1	1	0	0										
	1	1	0	1										

Принципи роботи перетворювачі кодів

Логічна функція дешифратора у вигляді СДНФ шляхом запису "по логічних одиницях":

$$y_0 = \bar{x}_1 \bar{x}_2 \bar{x}_3 \bar{x}_4$$

$$y_1 = \bar{x}_1 \bar{x}_2 \bar{x}_3 x_4$$

$$y_2 = \bar{x}_1 \bar{x}_2 x_3 \bar{x}_4$$

$$y_3 = \bar{x}_1 \bar{x}_2 x_3 x_4$$

$$y_4 = \bar{x}_1 x_2 \bar{x}_3 \bar{x}_4$$

$$y_5 = \bar{x}_1 x_2 \bar{x}_3 x_4$$

$$y_6 = \bar{x}_1 x_2 x_3 \bar{x}_4$$


$$y_7 = \bar{x}_1 x_2 x_3 x_4$$

$$y_8 = x_1 x_2 x_3 \bar{x}_4$$

$$y_9 = x_1 x_2 x_3 x_4$$

Принципи роботи перетворювачі кодів

При синтезі функціональної схеми варто враховувати, окремі функції містять загальні частини, тому схему з десятьма виходами представляють як єдине ціле. Функціональна схема дешифратора для перетворення двійково-десятикового коду в унітарний код (дешифратор 4×10)



Принципи роботи перетворювачі кодів

ШИФРАТОРИ

Шифратор (кодер) виконує функцію зворотню декодеру (дешифратору), тобто перетворить непозиційний (унітарний) двійковий код в позиційний код. При подачі на один із входів кодера одиничного сигналу на виході формується відповідний двійковий або двійково-десятковий код.

ДВІЙКОВІ ШИФРАТОРИ

Двійковий шифратора формує на виході відповідний двійковий позиційний код.



Складемо таблицю істинності шифратора при $n = 2$. Шифратор повинен мати чотири входи 2^n . На виході необхідно одержати позиційний двійковий код $n = 2$, тобто шифратор повинен мати два виходи. Тобто, дешифратор являє собою схему із чотирма входами й двома виходами.

Таблиця істинності шифратора при $n = 2$:

x_1	x_2	x_3	x_4	y_1	y_0
1	0	0	0	0	0
0	1	0	0	0	0
0	0	1	0	1	0
0	0	0	1	1	1

Принципи роботи перетворювачі кодів

Функціональна схема шифратора (4x2) та умовне графічне позначення шифратора наведені на рисунках нижче:



Принципи роботи перетворювачі кодів

Приклад. Синтезувати шифратор на п'ять входів, вихід якого представляється у двійковому коді.

Рішення. 1. Шифратор перетворить унітарний код у двійковий або двійково-десятковий. Унітарний код двійкового n -розрядного числа представляється 2^n розрядами, тільки один із яких дорівнює 1.

Шифратор має п'ять входів. Число 5 у двійковому коді представляється трьома розрядами: 101, тобто шифратор повинен мати три виходи.

Відповідно до цього матимемо таблицю істинності

x_1	x_2	x_3	x_4	x_5	y_1	y_2	y_3
0	0	0	0	0	0	0	0
1					0	0	1
	1				0	1	0
		1			0	1	1
			1		1	0	0
				1	1	0	1

Принципи роботи перетворювачі кодів

Одержимо логічну функцію шифратора у вигляді СДНФ шляхом запису "по одиницях"


$$y_1 = x_4 + x_5 = \overline{\overline{x_4 + x_5}} = \overline{\overline{x_4} \cdot \overline{x_5}}$$

$$y_2 = x_2 + x_3 = \overline{\overline{x_2 + x_3}} = \overline{\overline{x_2} \cdot \overline{x_3}}$$

$$y_3 = x_1 + x_3 + x_5 = \overline{\overline{x_1 + x_3 + x_5}} = \overline{\overline{x_1} \cdot \overline{x_3} \cdot \overline{x_5}}$$

Принципи роботи перетворювачі кодів

Функціональна схема шифратора в логічному базисі АБО -НІ і простіша в порівнянні до логічного базису І-НІ



Аналогічно двійковому кодеру, у двійково-десятькового шифратора при подачі на один із входів одиничного сигналу - на виході формується відповідний двійково-десятьковий код.

Принципи роботи перетворювачі кодів



ПЕРЕТВОРЮВАЧІ КОДІВ

Перетворювачі кодів використовують для шифрації й дешифрації цифрової інформації й мають n входів й m виходів. Співвідношення між числами n й m можуть бути будь-якими: $n < > m$. У перетворювачів кодів можуть застосовуватись наведені в таблиці найпоширеніші в цифровий схемотехніці двійкові коди (у позначеннях кодів 8421, 7421, 5421, 2421 зазначена десяткова вага двійкової одиниці відповідного розряду).

Десят- кове число N	Код 8421 N	Код 7421	Код 5421	Код Айке на 2421	Код Грея	Код «з надли шком» $N + 3$	Доповн ення до 9: «9 – N »	Доповне ння до 10: «10 - Λ '»	Код Джон- сона
0	0000	0000	0000	0000	0000	0011	1001	1010	00000
1	0001	0001	0001	0001	0001	0100	1000	1001	00001
2	0010	0010	0010	0010	0011	0101	0111	1000	00011
3	0011	0011	0011	0011	0010	0110	0110	0111	00111
4	0100	0100	0100	0100	0110	0111	0101	0110	01111
5	0101	0101	1000	1011	0111	1000	0100	0101	11111
6	0110	0110	1001	1100	0101	1001	0011	0100	11110
7	0111	1000	1010	1101	0100	1010	0010	0011	11100
8	1000	1001	1011	1110	1100	1011	0001	0010	11000
9	1001	1010	1100	1111	1101	1100	0000	0001	10000

Принципи роботи перетворювачі кодів

Найбільше перетворювачі кодів відомі стосовно до цифрових індикаторів. Наприклад, перетворювач 4-х розрядного позиційного двійкового коду в десяткові цифри. Для цього застосовують перетворювач коду для семисегментного індикатора і з його допомогою висвічують десять цифр.



Очевидно, що двійковий код повинен мати не менш 4 - х розрядів ($2^4 = 16$, що більше 10).

Принципи роботи перетворювачі кодів


Складемо таблицю істинності роботи такого перетворювача.

Цифра	Двійковий код 8-4-2-1				а	б	в	г	д	е	ж
0	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
2	0	0	1	0	1	1	0	1	1	0	1
3	0	0	1	1	1	1	1	1	0	0	1
4	0	1	0	0	0	1	1	0	0	1	1
5	0	1	0	1	1	0	1	1	0	1	1
6	0	1	1	0	1	0	1	1	1	1	1
7	0	1	1	1	1	1	1	0	0	0	0
8	1	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	1	1	0	1	1

Принципи роботи перетворювачі кодів

За таблицею істинності нескладно скласти систему власних функцій для всіх виходів, тобто ДДНФ, мінімізувати її й скласти принципову схему.

На рисунку наведено умовне графічне позначення перетворювача коду:



Принципи роботи перетворювачі кодів

Приклад. Синтезувати перетворювач коду прямого заміщення у двійково-десятковий код 2421.

Рішення. 1. Код прямого заміщення являє собою звичайне подання однорозрядного десятикового числа у двійковій системі числення, тобто

$$x_1 \cdot 2^3 + x_2 \cdot 2^2 + x_3 \cdot 2^1 + x_4 \cdot 2^0 = 8x_1 + 4x_2 + 2x_3 + x_4.$$

2. Двійково-десятковий код 2421 відповідає уявленню числа у вигляді

$$y_1 \cdot 2^1 + y_2 \cdot 2^2 + y_3 \cdot 2^1 + y_4 \cdot 2^0 = 2y_1 + 4y_2 + 2y_3 + y_4.$$

Таким чином, перетворювач кодів являє собою схему із чотирма входами й чотирма виходами.

Принципи роботи перетворювачі кодів

Таблиця істинності для логічної функції перетворювача кодів

Десяткове число	Код прямого заміщення				Двійково-десятковий код 2421 на виході			
	x_1	x_2	x_3	x_4	y_1	y_2	y_3	y_4
0	0	0	0	0	0	0	0	0
1	0	0	0	1	0	0	0	1
2	0	0	1	0	0	0	1	0
3	0	0	1	1	0	0	1	1
4	0	1	0	0	0	1	0	0
5	0	1	0	1	1	0	1	1
6	0	1	1	0	1	1	0	0
7	0	1	1	1	1	1	0	1
8	1	0	0	0	1	1	1	0
9	1	0	0	1	1	1	1	1
	1	0	1	0	ФУНКЦІЯ НЕ ВИЗНАЧЕНА			
	1	0	1	1				
	1	1	0	0				
	1	1	0	1				
	1	1	1	0				
	1	1	1	1				

Принципи роботи перетворювачі кодів

Логічна функція перетворювача кодів у вигляді СДНФ шляхом запису "по одиницях", представлено системою рівнянь:

$$y_1 = \bar{x}_1 x_2 \bar{x}_3 x_4 + \bar{x}_1 x_2 x_3 \bar{x}_4 + \bar{x}_1 x_2 x_3 x_4 + x_1 \bar{x}_2 \bar{x}_3 \bar{x}_4 + x_1 \bar{x}_2 \bar{x}_3 x_4$$

$$y_2 = \bar{x}_1 x_2 \bar{x}_3 \bar{x}_4 + \bar{x}_1 x_2 x_3 \bar{x}_4 + \bar{x}_1 x_2 x_3 x_4 + x_1 \bar{x}_2 \bar{x}_3 \bar{x}_4 + x_1 \bar{x}_2 \bar{x}_3 x_4$$

$$y_3 = \bar{x}_1 \bar{x}_2 x_3 \bar{x}_4 + \bar{x}_1 \bar{x}_2 x_3 x_4 + \bar{x}_1 x_2 \bar{x}_3 x_4 + x_1 \bar{x}_2 \bar{x}_3 \bar{x}_4 + x_1 \bar{x}_2 \bar{x}_3 x_4$$

$$y_4 = \bar{x}_1 \bar{x}_2 \bar{x}_3 x_4 + \bar{x}_1 \bar{x}_2 x_3 x_4 + \bar{x}_1 x_2 \bar{x}_3 x_4 + \bar{x}_1 x_2 x_3 x_4 + x_1 \bar{x}_2 \bar{x}_3 x_4$$

Принципи роботи перетворювачі кодів

Логічну функцію у вигляді МДНФ одержують за допомогою карт Карно

$x_1x_2 \backslash x_3x_4$	00	01	11	10
00			x	1
01		1	x	1
11		1	x	x
10		1	x	x

$x_1x_2 \backslash x_3x_4$	00	01	11	10
00		1	x	1
01			x	1
11		1	x	x
10		1	x	x

$$y_1 = x_1 + x_2x_3 + x_2x_4$$

$$y_2 = x_1 + x_2x_3 + x_2\bar{x}_4$$

$x_1x_2 \backslash x_3x_4$	00	01	11	10
00			x	1
01		1	x	1
11	1		x	x
10	1		x	x

$x_1x_2 \backslash x_3x_4$	00	01	11	10
00			x	
01	1	1	x	1
11	1	1	x	x
10			x	x

$$y_3 = x_1 + \bar{x}_2x_3 + x_2\bar{x}_3x_4$$

$$y_4 = x_4$$

Принципи роботи перетворювачі кодів

Синтезована схема перетворювача реалізує чотири $y_{1,2,3,4}$ функції. Її можна представити як просте об'єднання схем, що реалізують кожну функцію окремо. Але це надлишково. Доцільно виділити загальні частини цих функцій а схема із чотирма виходами являла собою єдине ціле.

Для виконання цієї умови, використовуючи надлишкові набори вхідних змінних $x_1x_2x_3x_4$, які відзначені на картах Карно хрестиками, утворять мінімальні покриття для кожної із чотирьох функцій, які включали б якнайбільше однотипних об'єднань кліток на картах.

В підсумку одержимо МНДФ логічної функції:

$$y_1 = x_1 + x_2x_3 + x_2x_4 = x_1 + x_2(x_3 + x_4)$$


$$y_2 = x_1 + x_2x_3 + x_2\bar{x}_4 = x_1 + x_2(x_3 + \bar{x}_4)$$

$$y_3 = x_1 + \bar{x}_2x_3 + x_2\bar{x}_3x_4 = x_1 + \bar{x}_2x_3 + x_2\bar{x}_3x_4$$

$$y_4 = x_4$$

Принципи роботи перетворювачі кодів

Функціональна схема перетворювача коду прямого заміщення у двійково-десятковий код 2421 наведена на рисунку




Принципи роботи перетворювачі кодів

Комп'ютерне середовище Electronics Workbench забезпечує програмне моделювання цифрових схем для вивчення основ теорії обчислювальних систем. В бібліотеці EWB дешифратори й шифратори представлені такими типами мікросхем: 4511, 4514, 4515, 7442, 7445, 7447, 74138, 74139, 74145, 74154, 74155, 74156, 74159, і 74445 т.д.

Однією з найбільш популярних ІС дешифраторів є двійково-десяткова схема SN7445 фірми TEXAS (USA) (рисунок 3.1). Це двійково-десятковий дешифратор, що перетворює двійково-десятковий код в позиційний десятирозрядний код (d1-d10 – виходи дешифратора).

Принципи роботи перетворювачі кодів

Функціональна схема дешифратора SN7445 фірми TEXAS



Побудова дешифратора

Приклад. Адреса F5H

Побудова дешифратора блоку пам'яті

При реалізації схеми ОЗП об'ємом 16 К з використанням корпусів 16386х1 необхідно наростити розрядність, тому необхідно використати 8 міросхеми 16386х1. Адресні виводи мікросхем (A0-A13) під'єднати до шини адрес мікропроцесорного пристрою, а виводи даних (D0 - D7) – до шини даних. A14 – A15 використати для дешифрації. Оскільки наш блок пам'яті розміщений з нульових адрес, то на лінії A14 і A15 мають бути рівними нулю (00000000 00000000 – 00111111 11111111). В якості мікросхеми з Таблиці 4. виберемо виріб **КМ132РУ6а**, який використовує напругу живлення лише **+5 (В)** у порівнянні з виробом **1603РУ1 (+5,-5,+12)**. На рис. 13 наведена схема блоку ОЗП

Побудова дешифратора блоку пам'яті

Основні параметри ряду мікросхем для реалізації ОЗП.

Мікросхема	Технологія виготовлення	Об'єм	Час дотупу до комірки пам'яті (нс)	Потужність споживання (мВт)	Напруга живлення (В)
KP132PY1	n-МОН	4Kx1	160	700	+5
KP132PY2	n-МОН	1Kx1	850	390	+5
KP132PY3	n-МОН	1Kx1	125	550	+5
KP132PY4	n-МОН	1Kx1	70	110	+5
KP132PY8	n-МОН	1Kx1	60	900	+5
KM132PY6a	n-МОН	16Kx1	70	120	+5
K134PY6	ТТЛ	1Kx1	700	600	+5
K155PY7	ТТЛ	1Kx1	45	840	+5
K505PY6	n-МОН	1Kx1	450	350	+5
KP537PY1A	КМОН	1Kx1	1100	15	+5
KP537PY2A	КМОН	4Kx1	410	275	+5
KP537PY3A	КМОН	4Kx1	320	110	+5
KP537PY8A	КМОН	2Kx8	220	160	+5
K565PY3A	n-МОН	1Kx1	400	250	+5
KP581PY4	n-МОН	4Kx1	200	717	+5,-5,+12
1603PY1	n-МОН	16Kx1	450	325	+5,-5,-12



Суматори

Суматором називається комбінаційний логічний пристрій, призначений для виконання операції арифметичного додавання чисел, представлених у вигляді двійкових кодів.

Суматори є одним із основних вузлів арифметико-логічного пристрою. Термін суматор охоплює широкий спектр пристроїв, починаючи з простих логічних схем, до складних цифрових вузлів. Загальним для всіх цих пристроїв є арифметичне додавання чисел, представлених в двійковій формі.

**Таблиця істинності складання двох
однорозрядних двійкових кодів**

x_1	x_0	s	p
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

**Таблиця істинності складання розрядів
багато розрядних двійкових кодів**

x_1	x_0	P_{-1}	s	p
0	0	0	0	0
0	1	0	1	0
1	0	0	1	0
1	1	0	0	1
0	0	1	1	0
0	1	1	0	1
1	0	1	0	1
1	1	1	1	1

Суматори

Використовуючи наведену таблицю, легко записати систему ФАЛ, що описують алгоритм операції арифметичного складання

$$s = \overline{x_1} x_0 + x_1 \overline{x_0}, \quad (29.3)$$

$$p = x_1 x_0. \quad (29.4)$$

Функція, що описується виразом (29.3), дуже часто зустрічаються при розробці цифрових пристроїв. Її називають функцією Виключаюче АБО, або *сумою по модулю два*. Таким чином, для підсумовування двох двійкових однорозрядних кодів необхідно виконати логічну операцію Виключаюче АБО.

З метою спрощення вираз (29.3) зазвичай записують наступним чином:

$$s = x_1 \oplus x_0. \quad (29.5)$$

Операція $x_1 \oplus x_0$ називається операцією Виключаюче АБО—НІ.

Суматори

Класифікація суматорів може бути виконана по різним ознакам. Розглянемо ті, що найчастіше зустрічаються з них.

За числом виходів розрізняють напівсуматори, однорозрядні суматори, багаторозрядні суматори.


Напівсуматором називається пристрій, що призначений для складання двох однорозрядних кодів, має два входи і два виходи і формує із сигналів вхідних доданків сигнали суми і перенесення в старший розряд.

Однорозрядним суматором називається пристрій, призначений для складання двох однорозрядних кодів, що має три входи і два виходи, і що формує з сигналів вхідних доданків і сигналу перенесення з молодших розрядів сигнали суми і перенесення в старший розряд.

Багаторозрядним суматором називається пристрій, призначений для складання двох багаторозрядних кодів, що формує на виході код суми і сигнал перенесення у випадку, якщо результат складання не може бути представлений кодом, розрядність якого співпадає з розрядністю кодів доданків.

У свою чергу, багаторозрядні суматори поділяються на *послідовні* і *паралельні*. У послідовних суматорах операція складання виконується послідовно розряд за розрядом, починаючи з молодшого. У паралельних всі розряди вхідних кодів підсумовуються одночасно.


Суматори



Структурна схема реалізації операції
Виключаючи АБО (а) та її умовне позначення (б)

Напівсуматор (а)
та його умовне позначення (б)


Суматори




Однорозрядий суматор (а) та його умовне позначення (б)

Суматори


Структурна схема
паралельного багаторозрядного
суматора з послідовним переносом



Суматор з послідовним перенесенням



Суматори



Суматор 564ИМ1

ІМС	Розрядність	Затримка, нс	Потужність споживання, мВт	Напруга живлення, В
Суматори				
K500ИМ180	1x2	7	470	-5.2
K555ИМ6	4	24	195	5
K555ИМ7	4	25	375	5
K155ИМ1	1	75	175	5
K155ИМ2	2	37	290	5
K155ИМ3	4	55	640	5
K134ИМ4	4	350	55	5
K134ИМ5	1	200	32	5
K561ИМ1	4	140	0.1	3...15



Дякую за увагу!