RL to synthesis of Clifford Circuit

1. 이론 배경

: n개의 qubit으로 구성된 임의의 Clifford Circuit는 2Nx2N + 2N 의 행렬로 표현 가능하다고 알려져 있다. 이때, 후자의 2N vector는 phase vector이므로, RL 구현 과정에서 무시해도 차후 유한한 개수의 single qubit gate로 corrected 될 수 있다.

즉, 우리의 관심사는 2Nx2N의 boolean matrix 이다. (중요 관심사는 CX 개수 줄이기) 임의의 Clifford circuit의 boolean matrix에 유한한 Clifford gate를 가해 만약 Identity matrix가 만들어진다면, 이는 추가했던 Clifford gate들을 역 gate(허미션)로 바꾼 후 역순으로 정렬해 임의의 회로를 구성할 수 있다는 소리이므로 이를 착안점으로 삼는다.

2. 구현 방법

: action space는 [gate 종류] + [qubit개수] + [qubit개수] 로 구성 gate 종류가 H와 S일 경우 첫 번째 qubit 개수가 적용할 qubit 번호 CX일 경우 control + target bit 순서

: observation space는 2N by 2N의 매트릭스, 0 또는 1로만 구성 (1은 참, 0은 거짓으로 간주)

: 초기 difficulty = 1, 임의의 operator를 만드는 과정에서 사용되는 Clifford gate 수를 의미

한 episode 당 합성해야 될 target op의 개수는 100개

90개 이상 성공시 다음 difficulty로 넘어감 -> 최대 1024 (v1에서는 1001)

- : 한 target op당 agent가 취할 수 있는 action의 횟수(gate의 개수)는 100개, 그 안에 합성에 실패할 경우 다음 target op로 넘어감.
- : 합성 성공 여부는 임의의 OP가 항등행렬이 됐을 경우로 결정.
- : 보상은 한 step(gate를 추가)마다 항등행렬에 가까워졌을 경우 최대 +10,

gate 사용 개수에 따라 penalty, CX는 다른 게이트에 10배 추가 패널티

depth 늘어남에 따라 penalty

- + 합성 성공 시 사용할 수 있는 남은 step만큼 추가 보상 받음
- : 성능 분석을 위해 합성 성공 시 target 대비 synthesis에 사용된 CX gate 수 저장, depth 저장, difficulty 및 합성 성공률 저장, synthesis에 사용된 gate 총 수(v2) 저장
- : 대조군은 qiskit의 greedy 알고리즘을 사용, 단순히 CX개수 관점에서 비교 (SWAP의 경우 3개의 CX로 간주)(v1)

3. ver.1

- qubit 2개로 구성된 circuit

- gamma : 0.99


-lambda : 0.95

-learning rate 0.001


- 신경망 : 은닉층 2개, 각 hidden units 1000개, 활성화함수 tanh

- PPO 알고리즘

- episode 약 1000번 진행, 각 episode별 operator 100개



-훈련 이후, qiskit의 greedy_algorithm과 비교



episode 당 100개의 operator 합성 시도, 총 100episode 진행 (총 약 10분 소요) -> 총 1만개 operator 합성 시도, 두 도구 모두 다 100프로의 합성 성공률을 보임 -> greedy alg의 경우 swap op를 3개의 cx로 취급하여 비교함