

[문제] 74164 시프트 레지스터를 이용한 교대 패턴(Alternating Pattern) 검출기 설계

8비트 직렬 입력-병렬 출력(SIPO) 시프트 레지스터인 **74164 IC**를 사용하여, 직렬 입력 데이터 스트림에서 최근 8개의 입력이 정확히 **10101010** 패턴(가장 과거 입력이 1, 가장 최근 입력이 0)을 가질 때만 출력 $Z = 1$ 이 되고, 그렇지 않으면 $Z = 0$ 이 되는 시스템을 설계하고자 한다. 다음 물음에 답하시오.

(단, 74164의 출력 핀 $Q_A \sim Q_H$ 중 Q_A 가 가장 최근에 입력된 비트, Q_H 가 가장 과거에 입력된 비트라고 가정한다.)

- (a) 이 패턴을 정확히 검출하여 출력 Z 를 만들기 위해 필요한 조합논리 회로의 **최적 부울 함수(Boolean expression)** 식을 도출하고, 논리 게이트를 그리시오.
- (b) 회로가 처음 켜졌을 때 초기 유효하지 않은 데이터로 인해 잘못된 출력 $Z = 1$ 이 발생하는 것을 방지하기 위해, 시스템 초기화 신호인 $\overline{\text{RESET}}$ (Active-Low) 신호를 74164의 어떤 핀에 연결해야 하는지 그 **핀의 명칭과 회로적 초기화 원리**를 서술하시오.

문제의 풀이 및 정답

(a) 풀이 및 정답

74164 SIPO 시프트 레지스터는 매 클럭의 상승 에지(Rising Edge)마다 입력된 데이터를 오른쪽으로 한 칸씩 이동시킵니다. 문제 조건에 따라 가장 최근 비트가 Q_A , 가장 과거 비트가 Q_H 이므로 시간 흐름에 따른 데이터 배열 패턴 10101010은 다음과 같이 매핑되어야 합니다.

- $Q_H(\text{가장 과거}) = 1$
- $Q_G = 0$
- $Q_F = 1$
- $Q_E = 0$
- $Q_D = 1$
- $Q_C = 0$
- $Q_B = 1$
- $Q_A(\text{가장 최근}) = 0$


따라서 이 8비트 조건이 동시에 모두 만족할 때만 출력 $Z = 1$ 을 만들어야 하므로, 부울 함수 식은 값이 0인 핀들을 반전(NOT) 시켜 AND 연산해 준 형태가 됩니다.

[최적 부울 함수 식]

$$Z = \overline{Q_A} \cdot Q_B \cdot \overline{Q_C} \cdot Q_D \cdot \overline{Q_E} \cdot Q_F \cdot \overline{Q_G} \cdot Q_H$$

[논리 게이트]

74164를 이용한 회로도



(b) 풀이 및 정답

74164의 $\overline{\text{CLR}}$ 핀은 **Active-Low 비동기 입력** 핀입니다. 전원이 켜지는 시점(Power-on)이나 시스템 초기화 시점에 RESET 신호가 Low(0)가 되면, 클럭(CLK) 신호의 발생 여부와 관계 없이 즉시 레지스터 내부의 모든 플립플롭 출력을 0으로 강제 리셋시킵니다.

이로 인해 모든 출력 핀은 $Q_A \sim Q_H = 00000000$ 상태가 되며, 조합논리 식에 의해 최종 출력 Z 역시 안정적으로 0을 유지하게 됩니다. 결과적으로 시스템 시작 시 발생할 수 있는 임의의 쓰레기 값(Garbage data)으로 인해 원치 않는 패턴 검출 신호($Z = 1$)가 출력되는 오작동을 완벽하게 차단할 수 있습니다.

[연결할 핀 명칭]

74164 IC의 $\overline{\text{CLR}}$ (Asynchronous Clear, 비동기 리셋핀)에 시스템의 RESET 신호를 연결해야 합니다.

[문제] 동기식 카운터를 이용한 연속 입력 길이(Duration) 검출기 설계

직렬 입력 데이터 스트림 x 에서, 입력이 정확히 5 클럭 주기 동안 연속으로 1을 유지하다가 0으로 떨어지는 그 직후의 클럭 주기에서만 최종 출력 $z = 1$ 이 되고, 그 외의 모든 상황에서는 $z = 0$ 을 유지하는 고신뢰성 타이밍 검출 회로를 설계하고자 한다.

조합논리 블록 이외에 동기식 4비트 업-카운터(Synchronous 4-bit Up-Counter) 1개를 사용할 수 있다. 이 카운터는 클럭의 상승 에지에서 동작하며, 카운트 인에이블 핀(EN)이 1일 때 카운트가 증가하고, 동기식 리셋 핀($\overline{\text{CLR}}$, Active-Low)이 0이면 다음 클럭 에지에서 출력이 즉시 0000으로 초기화된다. 카운터의 출력 핀은 최상위 비트(MSB)부터 최하위 비트(LSB) 순으로 Q_D, Q_C, Q_B, Q_A 이다. 다음 물음에 답하시오.

- (a) 입력 x 의 상태에 따라 카운터가 '연속된 1의 개수'를 올바르게 누적하고, $x = 0$ 이 되는 순간 초기화되도록 하기 위한 카운터 제어 핀(EN, $\overline{\text{CLR}}$)의 입력 결선 조건과, 조건을 만족했을 때 출력을 뽑아내기 위한 최종 출력 z 의 최적 조합논리식을 제시하고, 회로도 그리시오.
- (b) 입력 x 가 5클럭 동안 1을 유지한 경우와, 이를 초과하여 6클럭 동안 1을 유지한 경우를 비교하여, 본 회로가 어떻게 '정확히 5클럭'인 경우만 판별해 내고 6클럭인 오동작 상황을 차단(Lock-out)하는지 카운터의 출력 상태($Q_D Q_C Q_B Q_A$) 변화를 들어 논리적으로 설명하시오.

문제의 풀이 및 정답

(a) 풀이 및 정답

[카운터 제어 핀 결선 조건]


- $\overline{\text{CLR}}$ 핀: 입력 신호 x 를 직접 연결합니다.
- EN 핀: 상시 카운팅이 가능하도록 논리값 1 (High, V_{CC})에 연결합니다.
- 원리: $x = 1$ 인 동안에는 리셋이 해제되어 카운터가 클럭마다 1씩 증가하며 연속된 1의 개수를 세고, $x = 0$ 이 되면 다음 클럭 에지에서 즉시 카운터가 0000으로 초기화됩니다.

[최종 출력 z 의 조합논리식]

연속으로 5번 1이 들어오면 카운터의 값은 이진수 5인 $Q_D Q_C Q_B Q_A = 0101$ 이 됩니다. '정확히' 5번만 들어오고 끝났는지 확인하려면 카운터 값이 5인 상태에서 동시에 현재 입력 x 가 0으로 떨어졌는지를 검사해야 합니다. 따라서 이 조건들을 모두 AND 연산으로 묶어 준 식이 최적 부울 함수가 됩니다.

$$Z = \bar{X} \cdot \bar{Q}_D \cdot Q_C \cdot \bar{Q}_B \cdot Q_A$$

4비트 카운터를 이용한 회로 블록도



(b) 풀이 및 정답

- 5클럭 동안 1이 유지된 경우:

카운터는 매 클럭마다 상승하여 상태 5($Q_D Q_C Q_B Q_A = 0101$)에 도달합니다. 바로 다음 클럭 주기에서 입력이 $X = 0$ 으로 떨어지면, $\bar{X} = 1$ 조건과 카운터의 상태 0101 조건이 일치하게 되어 조합논리식에 의해 **출력 Z는 정확히 1을 출력**합니다.

- 6클럭 동안 1이 유지된 경우:

5클럭째에 카운터가 상태 5(0101)에 도달하더라도, 6클럭째에 여전히 $X = 1$ 이 유지되므로 카운터는 초기화되지 않고 다음 에지에서 상태 6($Q_D Q_C Q_B Q_A = 0110$)으로 증가하게 됩니다. 이후 뒤늦게 $X = 0$ 으로 떨어지더라도 카운터 비트 중 $Q_B = 1, Q_A = 0$ 이 되므로, 출력식의 판별 조건($\bar{Q}_B \cdot Q_A$)을 만족하지 못합니다. 결과적으로 **출력 Z는 오작동하지 않고 안정적으로 0을 유지**하며 초과 입력 세대를 완벽히 차단합니다.

[문제] D 플립플롭을 이용한 이동 창(Sliding Window) 패리티 판별 회로 설계

직렬 입력 데이터 스트림 x 가 동기식 시스템에 입력되고 있다. **최근 4개의 입력(현재 입력 값 포함)** 중에서 값이 1인 비트의 개수가 ****홀수 개(1개 또는 3개)****일 때만 시스템의 최종 출력 $z = 1$ 이 되고, 짝수 개(0개, 2개, 4개)일 때는 $z = 0$ 이 되는 회로를 설계하고자 한다.

상태표나 상태도는 보일 필요가 없으며, 오직 ****D 플립플롭(D-FF)****과 **최소한의 논리 게이트**만을 사용한다고 가정한다. 다음 물음에 답하시오.

(단, 현재 입력 신호를 x , 1클럭 전의 입력을 Q_1 , 2클럭 전의 입력을 Q_2 , 3클럭 전의 입력을 Q_3 라고 지정한다.)

- (a) 과거의 입력 상태들을 유지하기 위해 필요한 **D 플립플롭의 최소 개수**를 쓰고, 현재 입력 및 플립플롭의 출력들을 조합하여 최종 출력 z 를 가장 간결하게 표현한 **부울 함수식**을 도출하시오.
- (b) 도출한 식을 바탕으로 회로를 구현할 때, 논리 게이트의 단수를 최소화하여 전파 지연(Propagation Delay)을 줄일 수 있는 **2-입력 XOR 게이트의 트리(Tree) 구조 연결 방법**을 통해 회로도를 그리시오.

문제의 풀이 및 정답

(a) 풀이 및 정답

[필요한 D 플립플롭의 최소 개수]

현재 입력 값 x 는 외부에서 실시간으로 제공되므로 저장할 필요가 없습니다. 하지만 '최근 4개'를 유지하려면 직전 1클럭 전(Q_1), 2클럭 전(Q_2), 3클럭 전(Q_3)의 과거 데이터 3개를 기억해야 하므로, 필요한 D 플립플롭의 최소 개수는 **3개**입니다.

[최종 출력 z 의 부울 함수식]

입력 비트들 중 1의 개수가 홀수 개인지 판별하는 회로는 홀수 패리티 생성기(Odd Parity Generator)와 동일합니다. 디지털 논리에서 여러 변수 중 1의 개수가 홀수인 상태는 모든 변수를 **XOR(배타적 논리합)** 연산하였을 때 결과가 1이 되는 것과 일치합니다. 따라서 가장 간결한 최적의 식은 다음과 같습니다.

$$Z = X \oplus Q_1 \oplus Q_2 \oplus Q_3$$

(b) 풀이 및 정답


4개의 입력을 직렬 체인 형태로 한 단계씩 XOR 게이트를 통과시키면 총 3단의 게이트

플로우를 거쳐야 하므로 신호 지연이 커집니다. 이를 2단의 구조로 최소화하는 **트리 (Tree) 구조 연결 방법**은 다음과 같습니다.

1. **1단계 병렬 연산**: 2개의 2-입력 XOR 게이트를 독립적으로 사용하여 4개의 신호를 2개씩 쌍으로 묶어 연산합니다.
 - 첫 번째 게이트에는 현재 입력 X 와 1클럭 전 출력 Q_1 을 입력합니다. (결과: $X \oplus Q_1$)
 - 두 번째 게이트에는 2클럭 전 출력 Q_2 와 3클럭 전 출력 Q_3 를 입력합니다. (결과: $Q_2 \oplus Q_3$)
2. **2단계 최종 취합**: 1단계를 통과해 나온 두 개의 출력 신호를 세 번째 최종 2-입력 XOR 게이트의 입력으로 연결합니다.

이 방식을 사용하면 어떤 신호 경로든 정확히 2개의 게이트만 통과하게 되므로 고속 동작에 유리한 최적의 패리티 판별 회로 블록을 완성할 수 있습니다.

D 플립플롭과 XOR 트리를 이용한 회로도



직렬 시프트 구조 + 2단 XOR Tree