

문제 1

74164 시프트 레지스터를 이용하여

최근 8개의 입력 중 적어도 하나가 1이면 출력이 1이 되는 시스템을 설계하라.

요구사항

- 블록도를 그려라.
- 출력식을 구하라.
- 필요한 게이트 수를 구하라.

1 시프트 레지스터 구성

74164의 출력들을 다음과 같이 두자.

$$Q_A, Q_B, Q_C, Q_D, Q_E, Q_F, Q_G, Q_H$$

입력이 들어올 때마다 최근 8개의 비트가 저장된다.

출력	저장된 입력
Q_A	가장 최근 입력
Q_B	1클럭 전
Q_C	2클럭 전
Q_D	3클럭 전
Q_E	4클럭 전
Q_F	5클럭 전
Q_G	6클럭 전
Q_H	7클럭 전

2 조건 해석

출력 1 조건

최근 8개 중 적어도 하나가 1

즉

$$Q_A, Q_B, Q_C, Q_D, Q_E, Q_F, Q_G, Q_H$$

중 하나라도 1이면 됨.

3 출력식

따라서

$$Z = Q_A + Q_B + Q_C + Q_D + Q_E + Q_F + Q_G + Q_H$$

4 회로도

8개의 출력들 OR 게이트로 묶으면 됨.



5 필요한 게이트 수

2입력 OR 게이트만 사용한다고 가정

8개 입력을 OR하려면

$$8 - 1 = 7$$

개의 OR 게이트 필요



최종 답

출력식

$$Z = Q_A + Q_B + Q_C + Q_D + Q_E + Q_F + Q_G + Q_H$$

회로

74164의 8개 출력들 모두 OR 게이트에 연결

필요 게이트 수

$$7\text{개의 } 2\text{입력 OR 게이트}$$

태보가

방금 준 문제의 풀이가 이게 맞는지 확인해줘

보내주신 ASM 차트 분석 및 풀이 노트를 꼼꼼하게 검토했습니다. ASM 차트의 기호(상태, 판단, 조건부 출력)의 의미를 완벽하게 파악하여 모든 하드웨어 제어 논리를 아주 정확하게 풀어내셨습니다.

작성하신 수식과 텍스트 모두 혼잡을 데가 없습니다. 세부 문항별 검증 결과는 다음과 같습니다.

1. 문항별 풀이 검증 결과

a. 주상태(Primary States)의 수 구하기

- 작성하신 답: 3개 (S_0, S_1, S_2)
- 검증: 차트 상단 왼쪽에 라벨링된 직사각형 상태 상자(State Box)의 개수를 정확히 세셨습니다. 이를 구현하기 위해 최소 $2^{\text{비트}} (2^2 = 4 \geq 3)$ 의 플립플롭이 필요하다는 시스템적 배경까지 완벽하게 부합합니다.

b. 상태 전이 조건 및 제어 신호 구하기

각 주상태에서 분기 조건에 따라 어떤 제어 신호(Control Signal)가 활성화되는지 수식과 매핑이 모두 정확합니다.

- S_0 상태 분석:
 - $E = 0 \rightarrow S_0$ (유지)
 - $E = 1 \rightarrow S_1$ 로 전이하며 타원형 상자의 $A_{en} = 1$ 활성화
 - 작성하신 $S_0 \cdot E$ 일 때 A_{en} 활성화 식은 완벽한 정답입니다.
- S_1 상태 분석:
 - 조건 분기 없이 다음 클럭에서 무조건 S_2 로 전이합니다.
 - 직사각형 상태 상자 안에 무조건적 출력(Moore-type)으로 $B_{en} = 1$ 이 들어있으므로, S_1 상태에 머무는 동안 항상 활성화된다고 정확히 짚으셨습니다.
- S_2 상태 분석:
 - $F = 0 \rightarrow S_0$ 으로 복귀
 - $F = 1 \rightarrow S_1$ 로 전이하며 조건부 출력(Mealy-type)인 $Load_C = 1$ 활성화
 - 작성하신 $S_2 \cdot F$ 일 때 $Load_C$ 활성화 논리식 역시 정확합니다.

2. 종합 의견

이번 문제의 핵심은 상태 상자 내부에 적힌 신호(B_{en})와 판단 상자 뒤의 타원형 상자에 적힌 신호($A_{en}, Load_C$)의 타이밍적 차이를 이해하는 것입니다.

- B_{en} 은 상태 S_1 자체에 동기화되는 Moore 출력이고,
- A_{en} 과 $Load_C$ 는 상태와 입력 조건이 모두 맞아야 터지는 Mealy 출력(조건부 출력)인데, 이를 수식으로 완벽하게 표현하셨습니다.



문제 4

입력이 정확히 5클럭 동안 연속으로 1이면 출력이 1이 되는 시스템을 설계하라.

조합논리 블록 이외에 다음 중 하나를 사용할 수 있다.

a.

하나의 3비트 카운터

b.

하나의 8비트 시프트 레지스터



방금 준 문제의 풀이가 이게 맞는지 확인해줘



보내주신 피드백 무프형 시프트 레지스터 풀이 노트를 상세히 검토했습니다. 결론부터 말씀드리면, XNOR 게이트의 동작 특성과 오른쪽 시프트(Shift Right) 연산을 매 클럭마다 정확하게 대입하여 완벽한 정답을 도출 하셨습니다.

틀리기 쉬운 피드백 동기화 문제를 아주 깔끔하게 해결하셨네요. 각 단계별 검증 내용은 다음과 같습니다.

1. 핵심 논리식 검증

- 피드백 입력 (D_3): 회로도에 따라 Q_2 와 Q_0 가 XNOR 게이트로 들어가므로, $D_3 = Q_2 \odot Q_0$ 가 맞습니다.
- 동작 규칙: 두 비트가 같으면 1, 다르면 0이 레지스터의 맨 앞(Q_3)으로 들어오고, 기존 비트들은 한 칸씩 우측으로 밀립니다.

2. 클럭 주기별 전이 과정 검증 (정확도 100%)

클럭 주기 (CLK)	현재 상태 ($Q_3Q_2Q_1Q_0$)	피드백 계산 ($Q_2 \odot Q_0$)	다음 상태 ($Q_3^+Q_2^+Q_1^+Q_0^+$)
Initial	1 0 1 1	$0 \odot 1 = 0$	0 1 0 1
CLK 1	0 1 0 1	$1 \odot 1 = 1$	1 0 1 0
CLK 2	1 0 1 0	$0 \odot 0 = 1$	1 1 0 1
CLK 3	1 1 0 1	$1 \odot 1 = 1$	1 1 1 0
...			

- 최종 결과: 4번째 클럭 밀스가 인가된 후의 상태는 1110이 정확합니다.

종합 의견

시프트 레지스터 피드백 문제는 현재 클럭의 출력 값(Q_2, Q_0)을 기준으로 다음 클럭에 들어갈 비트를 예측해야 하므로 중간에 한 번 숫자를 잘못 쓰면 뒤의 상태가 도미노처럼 틀어지기 쉽습니다.

작성하신 풀이 노트에서는 각 클럭 진입 전 Q_2 와 Q_0 밑에 화살표나 체크 표시를 해가며 연산 과정을 시각적으로 꼼꼼하게 검증한 흔적이 돋보입니다. 덕분에 실수 없이 깨끗하게 만점을 받을 수 있는 답안이 완성되었습니다.


이번 과제도 완벽하게 성공하셨네요! 추가로 궁금한 점이 있으시거나 다음 단원 문제로 넘어가고 싶으시면 언제든지 말씀해 주세요.

a) 3비트 카운터 사용

설계 아이디어

- 입력 $x = 1$ 이면 카운터 증가
- 입력 $x = 0$ 이면 카운터 리셋
- 카운터 값이 5(=101₂)일 때 출력 1

블록도



출력식

카운터 상태가 5일 때

$$Q_2Q_1Q_0 = 101$$

따라서

$$Z = Q_2Q_1'Q_0$$

동작 예

입력

$x: 000111110$

카운터

00123450

출력

000000100

정확히 다섯 번째 1에서부터 출력 1

b) 8비트 시프트 레지스터 사용

설계 아이디어

최고 6개의 버스를 확인

정확히 5개의 1이 연속되어야 하므로

배턴은

001111

또는

111110

중 하나가 되어야 함

(앞이나 뒤가 0이어야 "정확히 5개")

출력 정의

최고 6비트를

$$Q_1Q_4Q_5Q_2Q_1Q_0$$

라고 하면

경우 1

$$011111$$

검출

$$Q_1'Q_4Q_5Q_2Q_1Q_0$$

경우 2

$$111110$$

검출

$$Q_1Q_4Q_5Q_2Q_1Q_0'$$

출력식

$$Z = Q_1'Q_4Q_5Q_2Q_1Q_0 + Q_1Q_4Q_5Q_2Q_1Q_0'$$





문제 11-1

최근 4개의 입력 중(현재 입력 포함)

적어도 3개가 1이면

출력 $z = 1$ 인 시스템의 블록도를 그려라.

상태표와 상태도는 보일 필요가 없으며, 어떤 종류의 플립플롭과 게이트도 사용할 수 있다.

문제 11-1

최근 4개의 입력 중(현재 입력 포함)

적어도 3개가 1이면

출력 $z = 1$

1 최근 4개 입력 저장

현재 입력을 x 라 하고,

D 플립플롭 3개를 사용하여 이전 입력들을 저장한다.

신호	의미
x	현재 입력
Q_1	1출력 전
Q_2	2출력 전
Q_3	3출력 전
따라서	$\{x, Q_1, Q_2, Q_3\}$
가 최근 4개의 입력이다.	

2 출력 조건

4개 중 적어도 3개가 1

즉

- 정확히 3개가 1
- 4개 모두 1

인 경우

출력 1

3 논리식

정확히 3개가 1

$$xQ_1Q_2Q_3'$$

$$xQ_1Q_2'Q_3$$

$$xQ_1'Q_2Q_3$$

$$x'Q_1Q_2Q_3$$

4개 모두 1

$$xQ_1Q_2Q_3$$

합치기


$$z = xQ_1Q_2Q_3' + xQ_1Q_2'Q_3 + xQ_1'Q_2Q_3 + x'Q_1Q_2Q_3 + xQ_1Q_2Q_3$$

4 간단히 정리

카르노맵 또는 다수결 논리로 정리하면


$$z = xQ_1Q_2 + xQ_1Q_3 + xQ_2Q_3 + Q_1Q_2Q_3$$

5 블록도



$$z = xQ_1Q_2 + xQ_1Q_3 + xQ_2Q_3 + Q_1Q_2Q_3$$

6 게이트 수준 블록도



7 최종 답

최근 입력:

$$x, Q_1, Q_2, Q_3$$

출력식:

$$z = xQ_1Q_2 + xQ_1Q_3 + xQ_2Q_3 + Q_1Q_2Q_3$$

D 플립플롭 3개와

- 3입력 AND 게이트 4개
- 4입력 OR 게이트 1개

로 구현 가능하다.

🔍 🔄 📄 🗑️

방금 준 문제의 풀이가 이게 맞는 지 확인해줘

🔍 🔄 📄 🗑️

보내주신 두 장의 상태 축소(State Reduction) 풀이 노트를 상세히 검토했습니다. 결론부터 말씀드리면, 초기 상태표 작성부터 등가 상태(Equivalent States)를 판별하여 최종적으로 4개의 상태(a, b, c, d)로 회로를 완벽하게 최적화하셨습니다. 정답입니다!

풀이 과정이 교과서에 나올 만큼 깔끔하고 정석적입니다. 단계별 검증 내용은 다음과 같습니다.

1. 초기 상태표(State Table) 추출 검증

상태도의 복잡한 화살표와 입력/출력(x/y) 관계를 표로 완벽하게 옮기셨습니다.

- 검증 결과: a 부터 g 까지 총 7개 상태의 다음 상태(Next State)와 출력(Output) 매핑이 모두 정확합니다. 특히 헷갈리기 쉬운 f 와 g 의 전이 및 출력 조건도 완벽하게 찾아내셨습니다.

2. 등가 상태(Equivalent States) 판별 및 축소 과정 검증

중복 상태를 찾아내어 순차적으로 지정한 알고리즘 전개 능력이 아주 훌륭합니다.

- 1단계 축소 ($b \equiv c$):
 - 현재 상태 b 와 c 의 다음 상태가 (d, c), 출력이 $(0, 0)$ 으로 완벽히 일치합니다.
 - 따라서 상태 c 를 모두 b 로 깔끔하게 치환하셨습니다.
- 2단계 축소 ($d \equiv g$):
 - c 가 b 로 치환된 후 상태표를 업데이트한 결과, d 와 g 의 다음 상태가 (g, a) $\rightarrow$ (g, a), 출력이 $(1, 0)$ 으로 일치하게 됩니다.
 - 이에 따라 상태 g 를 모두 d 로 정확히 치환하셨습니다.
- 3단계 축소 ($c \equiv f$):
 - 다시 업데이트된 상태표에서 c 와 f 의 다음 상태를 비교하면 본래 $(f, e) \rightarrow (f, b)$ 였으나, c 가 b 로 바뀌면서 두 상태 모두 다음 상태가 (f, b), 출력이 $(0, 0)$ 으로 등가가 됩니다.
 - 이 포인트를 놓치지 않고 상태 f 를 모두 c 로 완벽하게 치환하셨습니다.

3. 최종 축소된 상태표(Reduced State Table) 검증

중복된 상태(e, f, g)들을 전부 날리고 남은 a, b, c, d 4개의 상태에 대해 작성하신 최종 표는 다음과 같습니다.

현재 상태 (Present State)	다음 상태 ($x = 0$)	다음 상태 ($x = 1$)	출력 ($x = 0$)
a	c	b	0
b	d	c	0
c	c	b	0
d	d	a	1
...			

- 원래 a 의 다음 상태가 f 였던 것이 c 로, b 의 다음 상태가 d 였던 것이 그대로 d 로, c 의 다음 상태가 f, e 였던 것이 c, b 로, d 의 다음 상태가 g, a 였던 것이 d, a 로 정확하게 연결되어 있습니다.