


새로운 문제


74164 시프트 레지스터를 이용해서, 현재 입력을 포함한 최근 8개의 입력 중 정확히 3개가 1이면 출력 1을 내는 시스템을 설계하라. 주어진 IC를 이용하여 그려라. (hint: 1개로 구현 가능하다.)

설계 핵심: Q0~Q7 중 정확히 3개가 1 → **3-of-8 detector** 논리식: $Q_0 + Q_1 + \dots + Q_7 = 3 \rightarrow$ 조합 논리로 구현. 단순화를 위해 **4비트 합산기 없이**, q1~q8 출력을 직접 조합 논리(SOP 최소화)로 연결합니다. 실제 회로에서는 **74LS283 가산기 + 비교기** 조합이 일반적이지만, 문제 수준에 맞게 **8입력 중 exactly-3 검출 게이트**로 표현합니다.

먼저 74164 내부 구조 회로도 (강의 슬라이드 형식)를 그림니다.



[Exactly-3 detector 내부 구현]



실제 구현: 74LS283(4비트 가산기) + 74LS85(비교기) 조합, 또는 조합 논리 게이트로 직접 구현
논리식: $Y = \sum (q_1 \sim q_8 \text{ 중 정확히 3개} = 1 \text{인 모든 조합의 AND 합}) \rightarrow C(8,3) = 56 \text{개 항}$

이제 동작 타이밍 표를 그림니다.



이제 동작 타이밍 표를 그립니다.

동작 타이밍 표 — Exactly-3 detector

초기상태: 모두 0 (CLR' = 0으로 리셋 후 동작)

CLK	Data	q1	q2	q3	q4	q5	q6	q7	q8	1의 수	Y	비고
0	—	0	0	0	0	0	0	0	0	0	0	초기(CLR' 후)
1	1	1	0	0	0	0	0	0	0	1	0	
2	1	1	1	0	0	0	0	0	0	2	0	
3	0	0	1	1	0	0	0	0	0	2	0	
4	1	1	0	1	1	0	0	0	0	3	1★	처음 Y=1
5	0	0	1	0	1	1	0	0	0	3	1★	
6	1	1	0	1	0	1	1	0	0	4	0	
7	0	0	1	0	1	0	1	1	0	4	0	
8	0	0	0	1	0	1	0	1	1	4	0	
9	1	1	0	0	1	0	1	0	1	4	0	
10	0	0	1	0	0	1	0	1	0	3	1★	Y=1 재발생

■ Y=1 (exactly 3개)

● = 입력/출력 1

○ = 0

q1이 가장 최근 입력

전체 설계 정리

문제: 74164 시프트 레지스터를 이용해서, 현재 입력을 포함한 최근 8개의 입력 중 정확히 3개가 1이면 출력 1을 내는 시스템을 설계하라. (hint: 1개로 구현 가능하다.)

핵심 설계 요점

① **74164 동작**: 매 CLK 상승 에지마다 A·B 입력이 q1에 들어가고 기존 값은 $q1 \rightarrow q2 \rightarrow \dots \rightarrow q8$ 로 시프트. q1~q8에 최근 8개 입력이 저장됨.

② **출력 조건**: $q1 + q2 + q3 + q4 + q5 + q6 + q7 + q8 = 3 \rightarrow Y=1$

③ **구현 방법 (2단계)**:

- 1단계 — **Popcount**: q1~q8을 더해 4비트 합산 (74LS283 가산기 2개 조합)
- 2단계 — **비교기**: 합산 결과가 $0011_2 = 3$ 인지 비교 (74LS85 비교기)

④ **논리식 (직접 구현 시)**: $C(8,3) = 56$ 개의 8-입력 AND 항의 OR — 게이트 수가 많아 Popcount+비교기 방식이 실용적.

기존 문제와의 차별점

항목	기존 문제	새 문제
조건	9개 입력이 모두 0	8개 중 정확히 3개가 1
출력 게이트	NOR/NAND	Popcount + 비교기
사용 FF	q1~q9 (IC 2개)	q1~q8 (IC 1개 충분)
핵심 개념	All-zero 검출	Exact count 검출